8101
這幾天隔壁有群友問了我一個非常專業(yè)的問題：多曝工藝是什么？它是如何跨過光刻機的極限分辨率實現(xiàn)更小制程的工藝？
好問題，畢竟半導(dǎo)體工藝的問題專業(yè)是真的專業(yè)，真不是普通人能理解的，網(wǎng)上很多理解都是錯的。
想要了解多曝工藝的問題，首先得了解這個知識點的前置知識，因此今天內(nèi)容分三段，第一、光刻設(shè)備分辨率是怎么來的？第二、晶體管的特征尺寸以及等效工藝的命名方式？第三、多曝工藝是什么，一共有哪幾種多曝工藝？？？
本人水平有限，如有錯誤請各位大佬指正，本文盡可能通俗易懂，但是部分內(nèi)容還是涉及非常專業(yè)的半導(dǎo)體知識，看不懂的評論區(qū)討論，說不定有大佬親自上陣解釋。
一、光刻機的極限分辨率
光刻機到今天我相信大家都知道它是干嘛的。
說人話，光刻機的作用就是把掩膜板的圖形，按比例精確投影到硅片上，完成集成電路工藝圖形化轉(zhuǎn)移的第一步。
請注意，它只是投影，它沒有刻的過程，刻的過程是另外一種設(shè)備完成的，那就是刻蝕機。
因此光刻機本質(zhì)上和單反相機是一樣的，只是精細度非常之變態(tài)。之所以會走投影技術(shù)路線道理也很簡單，因為它適合大規(guī)模量產(chǎn)。一片晶圓經(jīng)過光刻工藝之后，就完成了千上萬個芯片的曝光工作，效率非常高，遠遠超過其他技術(shù)路線，高效率意味著更低的成本，所以到現(xiàn)在為止別看其他技術(shù)路線叫的響，比如納米壓印，但是實際產(chǎn)線上根本就沒啥大規(guī)模應(yīng)用，主流依然是投影這個路線，甚至往后的很多年以內(nèi)，投影技術(shù)路線的地位不可撼動。
以ASML NXT 1980Di的官方數(shù)據(jù)，它的產(chǎn)能是每小時275片，前置條件是單片晶圓曝光96個區(qū)域，同時每平方厘米能給30焦耳的能量。
目前沒有一個其他的技術(shù)路線，包括電子束，納米壓印之類的能做到這樣的量產(chǎn)規(guī)模，更別提其他技術(shù)路線，那些都只是實驗室玩玩的，離FAB廠量產(chǎn)差十萬八千里。
懂一點的光學(xué)知識的人都知道，由于光的衍射效應(yīng)，在極度微縮的情況下，光的投影不再是一個理想的幾何圖形，而是有一定大小的光斑，這個光斑專業(yè)詞叫“愛里光斑”。
當(dāng)兩個物點過于靠近，其像斑重疊在一起，就可能分辨不出是兩個物點的像，即光學(xué)系統(tǒng)中存在著極限分辨率，對于集成電路工藝而言，那就是光刻機的極限分辨率。
懸掛在ASML的辦公室上有個神奇的公式，叫瑞利判據(jù)公式（Rayleigh criterion）
瑞利判據(jù)是波長和數(shù)值孔徑的表達式，因此光刻機的工程師們會用瑞利判據(jù)去定義一個成像系統(tǒng)的分辨能力。
它長這樣。
公式中的CD，如果在集成電路工藝中就指晶體管的特征尺寸，代表著極限分辨率下的最小線寬。λ則代表光刻機使用光源的波長；NA（Numerical Aperture）則是光學(xué)器件的數(shù)值孔徑，描述了它們能夠收集光的角度范圍；K1包含了光學(xué)臨近效應(yīng)，包括光刻膠成分或者光刻機溫度的控制等，是眾多其他影響因子的匯總，這和使用方芯片制造公司的“手藝”有密切關(guān)系，不同的公司，這門“手藝”水平差距巨大。
數(shù)學(xué)好的同學(xué)一眼就看出來，想要得到更小尺寸的晶體管，就必須要有更小的光刻機CD，想要得到更小的CD，無非從這幾個參數(shù)入手。
1、縮小λ即光刻機的波長；2、增大NA數(shù)值孔徑；3、縮小K1的影響力（提高使用者“手藝”水平）。
因此早期的光刻機為了更小的CD，把資源都集中在如何縮小λ光刻機的波長方面。
于是光刻機的波長一路降低，從早期的高壓汞燈G線的436nm，I線的365nm，再到準(zhǔn)分子激光器DUV KrF的248nm再到ArF的193nm，F(xiàn)2的157nm，再到193nm浸沒式等效出143nm，到現(xiàn)在出現(xiàn)了極紫外EUV 的13.5nm。而NA數(shù)值孔徑和光刻機投影系統(tǒng)的設(shè)計有密切關(guān)系，如今也變得越來越復(fù)雜。
對于ASML這樣的光刻機設(shè)備公司而言，K1是客戶端的事沒有辦法把控，能做的就在公式中的λ光刻機波長和投影系統(tǒng)的數(shù)值孔徑NA這兩個參數(shù)上做文章，從而不斷挑戰(zhàn)技術(shù)高峰，把光刻機的分辨率推向極致。
目前最先進的EUV是ASML的 NXE 3x00系列，再過幾年會有高NA版本的EUV出現(xiàn)叫EXE 5x00系列，其中NXE的NA=0.33，而EXE系列則是NA=0.55，甚至規(guī)劃中還有更大NA=0.75
之所以ASML不惜代價，投入巨額資金搞出高NA的EXE光刻機系列，主要是為了5nm以下工藝中，避免使用多曝工藝而增加額外的成本。
因此光刻機的極限分辨率就和晶體管的最小尺寸息息相關(guān)。比如一臺12英寸的干式193nm光刻機，最小只能做到55nm工藝，再往下就不行了，因此這臺光刻機適用范圍是90-55nm工藝；而一臺KrF的248nm，更適合做0.13um的工藝，因此它更適合在8英寸線上用。
但是請注意，這并不絕對！敲黑板，講一個99%人都不知道的知識點。
一個芯片制程過程，其實類似蓋高樓大廈，其中M0和M1，這最底下的兩層，因為需要的分辨率最小，因此需要最先進的光刻機來完成曝光工藝，而之上的金屬層并需要，甚至用線寬很大的光刻機也能完成這項工作，因此就有類似i線光源的的12英寸光刻機，看起來非常魔幻，12英寸工藝上居然用i線的12英寸光刻機哦?。?！
上圖框出來的位置大致就是M0和M1
所以在一個12英寸光刻工藝中，實際上是高，中，低不同類型的光刻機配合完成整個芯片的曝光工作，最先進的光刻機只負責(zé)最細線寬處的曝光工作。
這里再插一個小故事，尼康曾經(jīng)推出過S635i這樣的193nm的浸沒式光刻機，但是號稱是“5nm光刻機”，很多人不明白，怎么193nm的浸沒式還能干到5nm？那ASML的EUV光刻機豈不是要吃灰了？河哥豈不是要連夜改簡歷，投簡歷了？
其實就是玩了文字游戲。本質(zhì)是這臺S635i設(shè)備是整個5nm光刻工藝中的一部分，而非S635i能實現(xiàn)最小分辨率5nm的光刻工藝，635i可能只是負責(zé)上層的金屬部分曝光工作罷了。
好鋼用在刀刃上，因此一臺光刻機根據(jù)它自身實際性能參數(shù)，盡可能物盡其用，用它做最適合的工藝。
理解上面這些內(nèi)容之后，我們繼續(xù)講更深層的東西。
二、晶體管的實際特征尺寸和工藝命名
我們常說的180nm，90nm，45nm，甚至16nm，7nm，3nm稍微懂行的人可能知道，是指這個FAB工廠能實現(xiàn)的最小工藝線寬，如果在芯片說明書上標(biāo)明，那就指這顆芯片是由何種工藝實現(xiàn)的，是7nm？還是3nm？
所謂的90nm，45nm，實際是指晶體管的柵極長度，專業(yè)詞叫Gate Length。
偶爾也有工程師會討論Channel Length也就是溝道長度，它們的關(guān)系是
Channel Length=Gate Length-2x（Diffusion Length）。
在早期，工藝和晶體管的實際尺寸是一一對應(yīng)的，比如一顆芯片是用0.35um工藝制造的，那它晶體管的實際大小就是0.35um。
再次敲黑板！但是這一切在45nm-28nm工藝附近開始出現(xiàn)巨大的變化。
原因很簡單，Gate Length太短，會出現(xiàn)“短溝道效應(yīng)”，簡單理解成水龍總是頭關(guān)不緊，或者日總那樣的老男人時不時會出現(xiàn)尿不盡，漏尿的情況。
這是非常麻煩的事情，這意味這集成電路工藝無法再往下推進，或者說摩爾定律逼近接近極限了。
為此一方面工程師們想盡一切辦法去微縮最小尺寸，另外一個角度想盡一切辦法，找到更好的柵極材料，來控制晶體管不斷微縮后出現(xiàn)的各種麻煩問題。
再舉一個非常經(jīng)典的案例。
以28nm工藝節(jié)點為例，這一代工藝有多個版本，有HKMG版本（高K金屬柵極），也有Poly版本（多晶硅氮氧柵極），都是28nm，顯然它們的工藝性能還是有顯著差別的。
敲黑板，再講一個95%人都不知道的知識點。P.P.A ！?。?/strong>
懂行的小伙伴都知道，P.P.A是衡量一道工藝，一顆芯片的關(guān)鍵指標(biāo)。它意思是性能（Performance），功耗（Power），以及面積尺寸（Area），是這三個英文字母的縮寫。
說白了，任何工藝/芯片都被希望有著更好的性能，更低的功耗，以及更小的面積尺寸，但是通常這就像“男人不可能三角”一樣，有錢，長的帥，用情專一，這樣的男人是不可能存在的。
但是工程師們還是努力在P.P.A.之間突破，并且尋找新的平衡點，為兼顧性能和成本，這才是工程師們的真正KPI，以及掉頭發(fā)的原因。
這里再做一個假設(shè)。
假如有個新一代工藝，相比28nm工藝，它讓晶體管體積小了30%，功耗降低了25%，晶體管密度提高了50%，性能提升了40%，但是實際Gate Length，并沒有改變多少。
注意：這不是真實數(shù)據(jù)，只是打個比方。
請問它算幾nm工藝？還是28nm嗎？顯然不是。
要不我們就叫它等效14nm工藝吧，于是14nm就這么來的。
可以所到現(xiàn)在28nm以下的工藝，幾乎都是等效出來，而FinFET工藝開始，全是等效，并且工程師們不再用Gate Length，而用half -pitch（半間距）來分辨它們。
我再舉個通俗例子，奧迪車尾上你看不到多少排量，它總是用35 TFSI 或者45 TFSI 之類的標(biāo)稱。
請問，一輛 奧迪A6L 45 TFSI 的渦輪增壓發(fā)動機實際相當(dāng)于自然吸氣多少升排量？
哦，大概相當(dāng)于自然吸氣的2.5L排量的發(fā)動機。
大概，大概，大概，重要的說三遍。
我相信舉這個例子，各位就明白什么叫等效的概念。
再舉一個例子，比如早期AMD因為頻率上打不過intel，因此就想了個PR標(biāo)稱法，比如速龍3000+CPU你覺得它對標(biāo)intel哪款CPU？看名字像奔騰3.0對吧，但是實際3000+主頻只有2.2G，但是它看起來像3.0G的！
這一切看起來似乎像玩文字游戲，這種等效叫法確實也造成一定的宣傳口徑不統(tǒng)一。例如明明臺積電的N7工藝和英特爾10nm工藝各方面都差不多，但是一個就是叫7nm，一個就是叫10nm，相比之下用臺積電N7工藝制造的AMD Zen系列CPU看起來就比英特爾10nm工藝制造的CPU更強些，英特爾在宣傳方面吃了個虧，一個10nm，一個7nm，你選誰？明顯AMD的7nmCPU宣傳上占了很大便宜。
所以到現(xiàn)在intel也發(fā)現(xiàn)在宣傳上有點弄不過這群老6，干脆在之后的命名規(guī)則上，直接叫“intel 4”，經(jīng)典的打不過就加入。
同樣臺積也沒有14nm工藝，它一直叫16nm。
記憶中三星甚至有一版叫18nm的工藝的特別存在（這點不確定，年代久遠有點記不住了），其實都是等效intel的14nm，自己給自己取個等效的名字罷了。
今天各位看官能記住并理解工藝P.P.A.以及等效工藝概念，只能說你學(xué)到了，總之不虧，最終贏麻！
三、多重曝光工藝
最核心的問題來了。
什么叫多重曝光工藝？為什么會有這樣的工藝出現(xiàn)？
早些年ASML的193nm 浸沒式光刻機，極限情況下能實現(xiàn)大約22nm左右工藝的單次曝光。（反復(fù)提醒，實際gate length 并不是22nm）
那么在EUV沒有出現(xiàn)之前，是怎么實現(xiàn)22nm以下節(jié)點的比如14nm，7nm，之類的呢？
于是當(dāng)年intel投入重金搞出了多重曝光工藝這樣的神技。
多曝技術(shù)有好幾種，主要是LELE，LFLE，以及SADP/SAQP三種。
LELE，其實是Lith-Etch-Lith-Etch的縮寫，意思是光刻-刻蝕-光刻-刻蝕。
它是把原來一層光刻圖形被拆分到兩個或多個掩膜上，實現(xiàn)了圖像密度的疊加。
這樣就實現(xiàn)了比光刻機極限分辨率更小的圖形。
但是請注意，這個提升的更小特征尺寸非常有限，不可能出現(xiàn)什么45nm一步跨到22，甚至14nm的情況。
同理LFLF，它是Ltiho-Freeze-Ltiho-Etch，?光刻-固化-光刻-刻蝕。
它是LELE的工藝的一個變種版本，本質(zhì)差不多，但是可以省一道刻蝕的工序，降低一些制造成本和風(fēng)險。
SADP叫SELF ALIGNED DOUBLE PATTERNING 自對準(zhǔn)雙重圖形化，英特爾曾經(jīng)還搞出過SAQP四重曝光技術(shù)，原理差不多。
SADP是一種取代傳統(tǒng)LELE的雙重圖形化工藝，通過側(cè)墻自對準(zhǔn)工藝的雙重圖形化方案，即通過一次光刻和刻蝕工藝形成軸心圖形，然后在側(cè)壁通過原子層淀積和刻蝕工藝形成側(cè)墻圖形，去除軸心層（即犧牲層），形成了pitch減半的側(cè)墻硬掩模圖形。
https://zhuanlan.zhihu.com/p/387004183知乎上有更全面的解釋。
英特爾曾經(jīng)在10nm之后的7nm，搞出了SAQP，四重曝光，并且沉迷這個技術(shù)。
它通過DUV深紫外線技術(shù)加上SAQP四重曝光技術(shù)對M0/M1連續(xù)進行多次的曝光處理，最終讓金屬的中心距從雙重曝光(SADP)的40nm提升到20nm。
但是實際上效果不大，工藝太復(fù)雜，良率不高，導(dǎo)致產(chǎn)能上不去，成本下不來，不如臺積，三星他們在7nm直接導(dǎo)入EUV來的這么痛快。
不同曝光技術(shù)的區(qū)別，分別是LELE，LFLE，SADP，SAQP
講到這里給大家再總結(jié)一下，不管那種曝光技術(shù)，都是為了在有限的光刻機分辨率下實現(xiàn)更小的特征尺寸，其中SAQP效果最好，SADP其次，LELE和LFLE差不多。
但是無論如何都不可能實現(xiàn)，用28nm光刻機做出7nm的工藝。
這就像一個高考模擬考只有三本水平的學(xué)生，可以通過靠前突擊，努力學(xué)習(xí)，實現(xiàn)三本到二本，甚至一本的跨越，但是你說他一定能考上清華北大？實在是太難了，無他，物理極限擺著。
以上就是今天科普內(nèi)容，歡迎大家繼續(xù)提問?？傊魑豢赐瓴惶?，最終贏麻！
最后放一個群友今天編的神仙段子。
有個小工程師拿著一片wafer在SH湖邊走，走著走著，不小心wafer掉湖里了，于是SH湖神出現(xiàn)了，還拿著三片wafer他問，小工程師啊，這里有三片wafer，一片是7nm，一片是5nm，還有一片是3nm制程的，請問哪片是你的呀，小工程師誠實地說：7nm那片是我的，請還給我。
下載ECAD模型
