加入星計劃，您可以享受以下權益：

  • 創(chuàng)作內容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

verilog

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標準。

Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標準。收起

查看更多
  • 介紹幾個用emacs寫verilog的好用的插件
    介紹幾個用emacs寫verilog的好用的插件
    介紹幾個用emacs寫verilog的好用的插件，效率翻倍。projectile是以項目為單位進行編輯插件。默認會把git、mercurial hg的根目錄當作項目根目錄，也可以手動創(chuàng)建一個.projectile的空文件作為項目根路徑的標記。這里（https://docs.projectile.mx/projectile/index/html）有詳細介紹。
    302
    10/17 16:59
  • Verilog HDL 會被淘汰嗎？
    Verilog HDL 會被淘汰嗎？
    今天給大俠帶來在FPAG技術交流群里平時討論的問題答疑合集（二十三），以后還會多推出本系列，話不多說，上貨。Q：Verilog會被淘汰嗎?現(xiàn)在hls越來越強大，hls有什么Verilog做不到的事情嗎，Verilog大家認為是否會被淘汰呢，我現(xiàn)在一直在用Verilog做FPGA和asic，慌得一匹。
  • 寫 Verilog 如何做到心中有電路？
    FPGA技術交流群目前已有十多個群，QQ和微信均覆蓋，有需要的大俠可以進群，一起交流學習，共同進步。
  • FPGA Verilog HDL代碼如何debug？
    Verilog代碼如何debug？最近學習fpga，寫了不少verilog，開始思考如何debug的問題！c語言是順序執(zhí)行，而verilog是并行執(zhí)行，想請教如何debug自己的verilog代碼，我以前一直都是對照著modelsim上的方針波形來看看哪里有邏輯錯誤！
  • 講個SystemVerilog disable語句的坑
    講個SystemVerilog disable語句的坑
    記錄個使用SystemVerilog disable語句時遇到的坑，這個坑有點反直覺，以至于我當時有點不信，覺得可能是EDA仿真工具的問題。后來查看了SystemVerilog手冊和使用不同EDA工具進行驗證，才慢慢接受了。結論是：SystemVerilog disable block_name或task時，會把hierarchy一致的block_name或task的線程都停掉。