加入星計劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權(quán)保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

logo

logo
  • 點贊
  • 5
  • 分享
199.00
課程章節(jié)
  • 課程介紹
  • 相關(guān)文件
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜
初級

Verilog RTL 編碼實踐

2014/09/17
33
  • 5評論
閱讀需 1 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

課程簡介:

Verilog RTL 編程實踐最大的特點是工程實踐和代碼分析,適合數(shù)字集成電路設(shè)計人員學(xué)習(xí),已達(dá)到快速掌握Verilog芯片設(shè)計語言,熟悉邏輯仿真和邏輯綜合技術(shù)的目的。該課程主要講授數(shù)字集成電路設(shè)計中常用的理論和技能,以及芯片設(shè)計中常遇到的仿真和綜合方法。該課程包含多個典型的數(shù)字電路設(shè)計實例:計數(shù)器,存儲器狀態(tài)機,F(xiàn)IFO,串并轉(zhuǎn)換器等,尤其是數(shù)字電路設(shè)計中PLL設(shè)計應(yīng)用,時序仿真中的延遲反標(biāo),可測試性設(shè)計以及功能仿真等實用技術(shù)。

該課程重點在于提高數(shù)字芯片設(shè)計的工程實踐能力,全面掌握Verilog設(shè)計數(shù)字電路的設(shè)計方法。學(xué)習(xí)完該課程可以勝任數(shù)字集成電路設(shè)計工程師的職位。

  • code.part1.rar
    描述:code.part1.rar
  • code.part2.rar
    描述:code.part2.rar
  • verilog_rtl_編程實踐.pdf
    描述:verilog_rtl_編程實踐.pdf

相關(guān)推薦

電子產(chǎn)業(yè)圖譜