ic設(shè)計

集成電路設(shè)計（Integrated circuit design, IC design），亦可稱之為超大規(guī)模集成電路設(shè)計（VLSI design），是指以集成電路、超大規(guī)模集成電路為目標(biāo)的設(shè)計流程。集成電路設(shè)計涉及對電子器件（例如晶體管、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導(dǎo)體襯底材料之上，這些組件通過半導(dǎo)體器件制造工藝（例如光刻等）安置在單一的硅襯底上，從而形成電路。

集成電路設(shè)計（Integrated circuit design, IC design），亦可稱之為超大規(guī)模集成電路設(shè)計（VLSI design），是指以集成電路、超大規(guī)模集成電路為目標(biāo)的設(shè)計流程。集成電路設(shè)計涉及對電子器件（例如晶體管、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導(dǎo)體襯底材料之上，這些組件通過半導(dǎo)體器件制造工藝（例如光刻等）安置在單一的硅襯底上，從而形成電路。收起