北京小妞,天堂资源在线bt种子

PSIJ，那是一場無聲的風暴在高速信號傳輸?shù)氖澜缋?，每一個細微的“波動”都可能引發(fā)巨大的影響。而如今，一個隱匿的“殺手”正悄然威脅著高速信號的穩(wěn)定性——那就是電源引起的高速信號抖動PSIJ（Power Supply Induced Jitter）。這個看似陌生的術(shù)語，卻在電子領(lǐng)域掀起了一場無聲的風暴。當高速信號供電電源受到挑戰(zhàn)，高速信號便如同在波濤洶涌的大海中航行的船只，搖擺不定，失去了精準的方

與非網(wǎng)編輯

621

09/23 07:50

DDR 高速信號

Bourns 推出符合 AEC-Q200 標準車規(guī)級薄膜片狀電阻

Bourns? CRT-A 系列滿足了汽車、手機、SD卡、DDR內(nèi)存和相機模塊等應(yīng)用需求對小型、高精度電阻的日益增長。美國柏恩 Bourns 全球知名電源、保護和傳感解決方案電子組件領(lǐng)導(dǎo)制造供貨商，全新推出符合 AEC-Q200 標準的車規(guī)級薄膜片狀電阻系列。Bourns? CRT-A系列相較于傳統(tǒng)的通孔型電阻，提供更高的電阻公差精度和溫度系數(shù) (TCR)。該系列不僅強化了信號質(zhì)量，還采用表貼式

與非網(wǎng)編輯

628

08/23 07:14

電阻柏恩Bourns

信號匹配的等長與等時

在產(chǎn)品的設(shè)計過程中，等長匹配是需要關(guān)注的一項工作。串行信號常見的規(guī)則為+/-5mil，有的資料會給出＜1ps的匹配要求。并行信號的規(guī)則就比較復(fù)雜一點。下面以常見的DDR為例，來進行相關(guān)的說明。

信號完整性學習之路

972

06/24 11:50

信號 DDR

HBM革新浪潮下，AMD加速卡定義內(nèi)存與計算融合新方向

在AMD Alveo V80加速卡中，Versal HBM 自適應(yīng) SoC 的支持是一大亮點。Alveo V80作為一個網(wǎng)絡(luò)附接的加速器卡，可以和存儲驅(qū)動器連接，應(yīng)對非常廣泛的工作負載和需求。

張慧娟

1862

06/17 07:48

與非觀察 FPGA

NUC980_NuWriter 燒寫或者重啟報錯Err-DDR

在調(diào)試新唐的nuc980時，遇到一個問題，燒寫或者重啟時，有時會出現(xiàn)內(nèi)存錯誤：Err-DDR 這個問題在網(wǎng)上查到的信息不多，有一篇Issues在新唐的官方github上面：?NUC980_NuWriter 燒寫報錯Err-DDR · Issue #6 · OpenNuvoton/NUC980_NuWriter · GitHub[1]?從上面的討論中可以看出來可能是電源芯片的時序不匹配問題。

嵌入式技術(shù)筆記

1129

06/12 11:05

DDR 新唐科技

賽昉基于RISC-V的JH-7110智能視覺處理平臺采用了芯原的顯示處理器IP

芯原可擴展且靈活的DC8200 IP可提供顯示設(shè)備自適應(yīng)能力和高質(zhì)量顯示效果，賦能沉浸式視覺體驗芯原股份（芯原，股票代碼：688521.SH）今日宣布賽昉科技（簡稱“賽昉”）基于RISC-V架構(gòu)的量產(chǎn)SoC昉·驚鴻-7110（JH-7110）采用了芯原的顯示處理器IP DC8200。該SoC具有高性能、低功耗和高安全性的特點，為云計算、工業(yè)控制、網(wǎng)絡(luò)附加存儲（NAS）、平板電腦、人機界面（HMI

與非網(wǎng)編輯

2071

03/21 15:30

RISC-V DDR

2024年，存儲新技術(shù)DDR、HBM等大放異彩！

邁過2023年的經(jīng)濟逆風行業(yè)下行周期，2024年存儲市場起勢，存儲芯片價格上漲。為了適配近兩年人工智能熱浪需求，存儲新技術(shù)革新步伐加速，DDR、LPDDR、GDDR新技術(shù)在2024年迎來放量周期；HBM加速邁進，HBM3/HBM3e持續(xù)突破，有望帶動存儲市場迸發(fā)新的活力。

全球半導(dǎo)體觀察

2643

03/17 08:25

HBM 存儲技術(shù)

服務(wù)器（DDR電源）

MPS的控制器和穩(wěn)壓器以效率為先，同時保持較低的整體系統(tǒng)成本；其散熱管理專為高密度、高耗電的服務(wù)器而開發(fā)，能夠節(jié)省能源并優(yōu)化輸出。MPS專有的Intelli-PhaseTM技術(shù)可維持并提高每個新設(shè)計的性能。這些可擴展的解決方案還提供了熱插拔功能和先進的FET技術(shù)，可幫助簡化設(shè)計并實現(xiàn)節(jié)省空間的封裝。

MPS

2478

01/22 09:37

電源 DDR

DDR終端匹配電阻的長度多少合適？

上次我們對不加端接電阻和加端接電阻之后的仿真結(jié)果做了分析之后我們得出在DDR采用菊花鏈拓撲結(jié)構(gòu)的時候是需要加端接電阻的，這次我們看看DDR末端的端接電阻距離最后一片DDR遠一點效果好一些還是近一點效果好一些。本次采用的案例依舊是我們上期的DDR3一拖八正反貼菊花鏈拓撲結(jié)構(gòu)。

凡億教育

3465

2023/12/28

電阻 DDR

DDR拓撲結(jié)構(gòu)的詳細解析

在進行多片DDR設(shè)計的時候，通常DDR會存在拓撲結(jié)構(gòu)，下面我們將詳細介紹一下各種拓撲結(jié)構(gòu)的區(qū)別以以及應(yīng)用場景。首先我們先介紹一下，當只存在一片DDR的時候通常是采用點對點的連接方式，點對點的布線方式優(yōu)點是結(jié)構(gòu)簡單，阻抗以及時序容易控制，適合高速率雙向傳輸。

凡億教育

3038

2023/12/26

DDR 拓撲結(jié)構(gòu)

DDR加終端匹配電阻和不加信號質(zhì)量的區(qū)別

DDR采用菊花鏈拓撲結(jié)構(gòu)時，由于信號傳輸線較長通常需要在DDR末端加上終端匹配電阻，端接的方式有很多，但是都是為了解決信號的反射問題，通常為了消除信號的反射可以在信號的源端或者終端進行解決，在源端處消除反射是采用電阻串聯(lián)的方式，在終端處消除反射是采用電阻并聯(lián)的方式（還有很多種端接），今天我們一起來看一下在采用菊花鏈拓撲結(jié)構(gòu)時，末端加匹配電阻和不加匹配電阻時信號的質(zhì)量有多大的區(qū)別。

凡億教育

2256

2023/12/25

電阻 DDR

DDR模塊電路的PCB設(shè)計建議

RK3588 DDR 控制器接口支持 JEDEC SDRAM 標準接口，原理電路16位數(shù)據(jù)信號如圖8-1所示，地址、控制信號如圖8-2所示，電源信號如圖8-3所示。電路控制器有如下特點：

凡億教育

3388

2023/09/19

pcb設(shè)計電路設(shè)計

Hailo AI視覺處理器采用芯原ISP和VPU，賦能智慧監(jiān)控攝像頭

芯原股份（芯原，股票代碼：688521.SH）今日宣布以色列人工智能（AI）芯片制造商Hailo在其Hailo-15?高性能AI視覺處理器產(chǎn)品系列中，采用了芯原的圖像信號處理器（ISP）IP ISP8000L-FS和視頻處理器（VPU）IP VC8000E。這兩款被采用的IP使Hailo創(chuàng)新的AI解決方案能夠在廣泛的應(yīng)用中得到高效的實施部署，并縮短相關(guān)上市時間和降低工程成本。

與非網(wǎng)編輯

2850

2023/09/12

人工智能 DDR

AI時代，服務(wù)器內(nèi)存轉(zhuǎn)向GDDR

AI時代，不斷增長的服務(wù)器芯片算力，激發(fā)了對內(nèi)存性能的全新需求。GDDR內(nèi)存正逐步成為CPU+GPU架構(gòu)服務(wù)器的新寵。 ChatGPT出現(xiàn)后，科技巨頭紛紛下注AI，不同領(lǐng)域的AI大模型你方唱罷我登場。在AI狂歡的背后，服務(wù)器芯片算力與通信需求也在不斷攀升。然而以CPU為主的串行處理架構(gòu)已經(jīng)不能滿足 AI 時代的算力需求，CPU+GPU架構(gòu)的服務(wù)器占有率正逐步提高。不過，在算力向前狂奔時，“內(nèi)存墻”

劉浩然

5096

2023/05/29

與非觀察服務(wù)器

Rambus GDDR6 PHY 賦能AI服務(wù)器

內(nèi)存，對于裝機愛好者來說已經(jīng)再熟悉不過了。它是計算機的重要部件，用于暫時存放CPU中的運算數(shù)據(jù)，以及與硬盤等外部存儲器交換的數(shù)據(jù)。簡單來說，內(nèi)存就是CPU的“草稿紙”，負責將CPU這個大腦暫時用不到的數(shù)據(jù)存放起來，以備隨時取用。這種將數(shù)據(jù)放在CPU外暫存的結(jié)構(gòu)被稱為“馮·諾依曼結(jié)構(gòu)”。即使將CPU升級為服務(wù)器級別，其數(shù)據(jù)交換方式仍舊是這樣。不過，隨著AI時代來臨，服務(wù)器核心的算力越來越高，它與內(nèi)

劉浩然

4561

2023/05/23

與非觀察服務(wù)器

芯和半導(dǎo)體在DesignCon2023大會上發(fā)布新品Notus，并升級高速數(shù)字解決方案

芯和半導(dǎo)體在近日舉行的DesignCon 2023大會上正式發(fā)布了針對封裝及板級的信號完整性、電源完整分析和熱分析的全新EDA平臺Notus。本屆DesignCon大會在美國加州的圣克拉拉會展中心舉辦，從1月31日到2月2日，為期三天。 Notus平臺基于芯和半導(dǎo)體強大的電磁場和多物理仿真引擎技術(shù)，為設(shè)計師提供了一種更加高效且自動的方式，滿足在信號完整性、電源完整性和熱分析方面的設(shè)計需求。Notu

與非網(wǎng)編輯

1160

2023/02/02

eda DDR

接口IP：值得重視的新力量

從集成電路產(chǎn)業(yè)構(gòu)成來看，IP屬于底層技術(shù)，非常關(guān)鍵。值得一提的是，通常留給設(shè)計者完成熱門IC設(shè)計的周期一般只有3個月，但IC的復(fù)雜度以每年55%的速率遞增，設(shè)計能力每年僅提高21%，因此，IP的復(fù)用可以大大節(jié)約時間。數(shù)據(jù)顯示，去年全球50億美元的IP銷售額帶動了5000億美元的全球半導(dǎo)體銷售額，換言之每1美元的IP支出能夠帶動和支撐100倍價值的芯片市場。從市場價值來看，IP的全球市場規(guī)模約為5