加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入

源代碼

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

源代碼（也稱源程序），是指一系列人類可讀的計(jì)算機(jī)語(yǔ)言指令。 在現(xiàn)代程序語(yǔ)言中，源代碼可以是以書(shū)籍或者磁帶的形式出現(xiàn)，但最為常用的格式是文本文件，這種典型格式的目的是為了編譯出計(jì)算機(jī)程序。

源代碼（也稱源程序），是指一系列人類可讀的計(jì)算機(jī)語(yǔ)言指令。 在現(xiàn)代程序語(yǔ)言中，源代碼可以是以書(shū)籍或者磁帶的形式出現(xiàn)，但最為常用的格式是文本文件，這種典型格式的目的是為了編譯出計(jì)算機(jī)程序。收起

查看更多

電路方案

查看更多
  • 如何使用RTT進(jìn)行浮點(diǎn)數(shù)據(jù)的打印
    如何使用RTT進(jìn)行浮點(diǎn)數(shù)據(jù)的打印
    今天在調(diào)試一個(gè)射頻通信的時(shí)候，需要測(cè)試一下SNR，這個(gè)參數(shù)是一個(gè)float類型的數(shù)據(jù)，開(kāi)始沒(méi)注意，直接使用RTT進(jìn)行LOG 打印。
  • 怎么樣提高verilog代碼編寫(xiě)水平？
    怎么樣提高verilog代碼編寫(xiě)水平？
    FPGA技術(shù)交流群目前已有十多個(gè)群，QQ和微信均覆蓋，有需要的大俠可以進(jìn)群，一起交流學(xué)習(xí)，共同進(jìn)步。
  • 嵌入式代碼注釋如何快速刪除？
    嵌入式代碼注釋如何快速刪除？
    最近兩年大環(huán)境不好，公司降薪裁員，有網(wǎng)友問(wèn)：我有必要?jiǎng)h庫(kù)再跑路嗎？辛苦幾年寫(xiě)了這么代碼，就這樣被公司無(wú)情裁員了，如果是你們，你有【刪庫(kù)跑路】的想法嗎？
  • 代碼審查那些事
    代碼審查那些事
    代碼審查(code review)是指對(duì)源代碼進(jìn)行系統(tǒng)化地審查，是軟件開(kāi)發(fā)中的最佳實(shí)踐之一，代碼合并之前必須審查通過(guò)才行，可及時(shí)發(fā)現(xiàn)隱藏問(wèn)題，提高代碼質(zhì)量。
  • 思爾芯重磅發(fā)布自研數(shù)字電路調(diào)試軟件“芯神覺(jué)”
    思爾芯重磅發(fā)布自研數(shù)字電路調(diào)試軟件“芯神覺(jué)”
    在ICCAD 2023上，面向數(shù)千名到場(chǎng)的EDA產(chǎn)業(yè)上下游企業(yè)及人士，業(yè)內(nèi)知名的數(shù)字EDA供應(yīng)商思爾芯，為廣大芯片工程師們正式發(fā)布一款自主研發(fā)的數(shù)字電路調(diào)試軟件——“芯神覺(jué)”。這款全新的工具集成了源代碼追蹤、波形圖調(diào)試、原理圖萃取和覆蓋率分析等核心功能，旨在為工程師提供一個(gè)全面、高效的分析與調(diào)試平臺(tái)。利用先進(jìn)的調(diào)試技術(shù)幫助開(kāi)發(fā)者簡(jiǎn)化整個(gè)調(diào)試過(guò)程，加速芯片開(kāi)發(fā)。 在數(shù)字電路設(shè)計(jì)和驗(yàn)證領(lǐng)域，可視化調(diào)試