加入星計劃,您可以享受以下權益:

  • 創(chuàng)作內容快速變現
  • 行業(yè)影響力擴散
  • 作品版權保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

Xilinx FPGA Xilinx Virtex6 ML605開發(fā)板原理圖+candence PCB.brd

2016/08/04
36
服務支持:
技術交流群

完成交易后在“購買成功”頁面掃碼入群,即可與技術大咖們分享疑惑和經驗、收獲成長和認同、領取優(yōu)惠和紅包等。

虛擬商品不可退

當前內容為數字版權作品,購買后不支持退換且無法轉移使用。

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論
放大
方塊圖
  • 方案介紹
  • 相關文件
  • 相關推薦
  • 電子產業(yè)圖譜
申請入駐 產業(yè)圖譜

Virtex?-6 FPGA ML605 評估套件為那些需要高性能、串行連接功能和高級存儲器接口的系統設計提供了開發(fā)環(huán)境。ML605 得到了預驗證的參考設計和行業(yè)標準 FPGA 夾層連接器(FMC)的支持,能夠利用子卡實現升級和定制。集成式工具有助于簡化符合復雜設計要求的解決方案的創(chuàng)建。

配置
板上配置電路(USB 到 JTAG)
16MB Platform Flash XL
32MB 并行(BPI)Flash
帶有 2GB Compact FLASH(CF)卡的 System ACE CF
通信與網絡
10/100/1000 三速以太網(GMII、RGMII、SGMII、MII)
SFP 收發(fā)器連接器
帶有4個 SMA 連接器的 GTX 端口(TX、RX)
USB 到 UART
USB 主端口和 USB 外設端口
PCI Express x8 邊緣連接器(利用 Virtex-6 LX240T-1 芯片,卡支持高達 x4 Gen2)
存儲器
DDR3 SO-DIMM(512 MB)
BPI 線性 Flash(32 MB)(還可用于配置)
IIC EEPROM(8 Kb)
時鐘技術
200 MHz 振蕩器(差分)
66 MHz 插座振蕩器(單端)
用于外部時鐘(差分)的 SMA 連接器
帶有2個 SMA 連接器的 GTX 參考時鐘端口
輸入/輸出和擴展端口
16x2 LCD 字符顯示器
DVI 輸出
系統監(jiān)視器
用戶按鈕(5)、DIP 開關(13)、LED(13)
帶有2個 SMA 連接器的用戶 GPIO
2個 FMC 擴展端口
引腳數(HPC)
8個 GTX 收發(fā)器
160個 SelectIO
低引腳數(LPC)
1個 GTX 收發(fā)器
68個 SelectIO
功耗
12V 插墻式適配器或 ATX
2.5V、1.5V、1.2V 和 1.0V 電源的電壓和電流測量功能

  • ml605_schematics.pdf
    描述:原理圖文件
  • ML605_brd_091909.brd
    描述:用CadenceAllegro 打開

相關推薦

電子產業(yè)圖譜