LDO輸出噪聲對(duì)VCO相噪的影響

01

LDO噪聲[1]

和信號(hào)的相位噪聲一樣，LDO的噪聲在頻譜上并非平均分布，同樣的，LDO噪聲和相位噪聲也類似，計(jì)算的都是1Hz里面的能量。

LDO的噪聲功率密度的單位為W/Hz，將其開(kāi)根號(hào)，如下式所示，即得到我們?cè)贚DO器件手冊(cè)上看到的單位。

LDO的噪聲功率譜密度與頻率相關(guān)，如下圖所示。所以，和相噪一樣，表征時(shí)，需要標(biāo)注頻偏。

02

LDO輸出噪聲對(duì)VCO相噪的影響

（1）理論分析

VCO對(duì)電源波動(dòng)的靈敏度定義為VCO推壓(Kpushing)。測(cè)量VCO推壓時(shí)，一般在Vtune引腳施加直流調(diào)諧電壓，改變VCO的供電電壓并測(cè)量頻率變化。推壓系數(shù)是頻率變化與電壓變化之比，單位為Hz/V。

LDO的輸出噪聲引起的相位變化可由下式表示：

頻域表示為：

則1Hz帶寬內(nèi)的單邊帶功率譜密度為：

以dB表示如下：

這邊的單邊帶功率譜密度的推算可以參照VCO輸出端的分頻器對(duì)相噪和雜散的影響文中的推算。只不過(guò)需要注意的是，VLDO(f)是RMS值。所以在計(jì)算單邊帶功率譜密度時(shí)，分母上是2而非4。

考慮VCO的供電電源對(duì)其輸出相噪的影響，VCO的相噪為：

其中LLDO和LVCO都為dB值。上面的公式即為功率由dB值換成線性值，然后再疊加。

VCO在鎖相環(huán)中，其傳輸函數(shù)表現(xiàn)為高通的形式，LDO噪聲最終是反應(yīng)到VCO相噪上，亦表現(xiàn)出高通形式。所以，上述公式僅適用于大于PLL環(huán)路帶寬的頻率偏移。

由以上公式，若知道PLL相應(yīng)頻偏處的指標(biāo)要求、VCO的推壓系數(shù)、VCO相應(yīng)頻偏處的相噪，即可求得所要求的LDO的輸出噪聲指標(biāo)。

據(jù)文獻(xiàn)[3]講，該公式計(jì)算出來(lái)的結(jié)果與測(cè)試結(jié)果比較吻合。

（2）仿真軟件

在ADI的仿真軟件ADIsimPLL上，沒(méi)有把供電噪聲對(duì)PLL的影響考慮在內(nèi)。如下圖所示。

Hittite的仿真軟件上有，不過(guò)，自從Hittite被ADI收購(gòu)了后，要找到Hittite軟件還是比較不容易的，因?yàn)楸徊卦谏钐?，不被ADI主推了。

不過(guò)從操作界面上來(lái)看，還是ADIsimPLL比較友好，所以希望哪天ADIsimPLL把power supply noise對(duì)PLL性能的影響也考慮進(jìn)去。

文獻(xiàn)：

[1]C Basso. Get the best from your low-dropout regulator

[2] Austin Harney,Grzegorz Wawrzola. PLL的電源管理設(shè)計(jì)

[3]CN-0147 利用低噪聲LDO調(diào)節(jié)器ADP150為ADF4350 PLL和VCOV供電以降低相位噪聲

PS：如果想要HITTITE的PLL仿真軟件，可以發(fā)消息“HITTITE的PLL仿真軟件下載”，以獲取。不包括雙引號(hào)啊。