213
加利福尼亞州山景城2021年7月7日 /美通社/ --新思科技（Synopsys, Inc.， 納斯達克股票代碼：SNPS）近日宣布，其Fusion Design Platform™已支持三星晶圓廠實現(xiàn)一款先進高性能多子系統(tǒng)片上系統(tǒng)（SoC）一次性成功流片，驗證了下一代3納米（nm）環(huán)繞式柵極（GAA）工藝技術在功耗、性能和面積（PPA）方面的優(yōu)勢。此次流片成功是新思科技和三星之間廣泛合作的成果，旨在加快提供高度優(yōu)化的參考方法學，實現(xiàn)全新3D晶體管架構所固有的卓越功耗和性能。
新思科技提供的參考流程全面部署了其高度集成的Fusion Design Platform，包括業(yè)界唯一高度集成的、基于金牌簽核引擎的RTL到GDSII設計流程，以及最受業(yè)界信賴的金牌簽核產(chǎn)品。采用三星最新3nm GAA工藝的客戶，可在高性能計算（HPC）、5G、移動應用和人工智能 (AI) 應用領域, 為下一代設計實現(xiàn)理想PPA目標。
三星晶圓設計技術團隊副總裁Sangyun Kim表示：“三星晶圓是推動下一階段行業(yè)創(chuàng)新的核心，我們基于工藝技術的持續(xù)演進，來滿足專業(yè)和廣泛市場應用日益增長的需求。我們?nèi)碌南冗M3納米GAA工藝得益于我們與新思科技的廣泛合作，F(xiàn)usion Design Platform讓我們加速實現(xiàn)3納米工藝的前景，這也充分彰顯了與行業(yè)領先者合作的重要性和優(yōu)勢。"
根據(jù)摩爾定律，晶體管尺寸要進一步縮小，而GAA架構為更高的晶體管密度提供了經(jīng)過流片驗證的途徑。GAA架構改進了靜電特性，從而可提高了性能并降低了功耗，并帶來了基于納米片寬度這一工藝矢量的全新優(yōu)化機會。這種額外的自由度與成熟的電壓閾值調(diào)諧相結合，擴大了優(yōu)化解決方案的空間，從而更精細化地控制總體目標設計PPA指標的實現(xiàn)。新思科技和三星開展密切合作，加速這一變革性技術的可用性并進一步提高效能，從而在新思科技的Fusion Compiler™和IC Compiler™ II中實現(xiàn)了全流程、高收斂度優(yōu)化。
不斷優(yōu)化的新思科技Fusion Design Platform為應對來自先進節(jié)點的各種挑戰(zhàn)提供了完美的解決方案，這些挑戰(zhàn)包括復雜的庫單元擺放和布局規(guī)劃規(guī)則、新的布線規(guī)則和更加明顯的工藝變化?；趩我粩?shù)據(jù)模型以及共享通用優(yōu)化架構，F(xiàn)usion Design Platform平臺可確保單點技術更新也能夠幫助設計的優(yōu)化收斂、盡可能消除系統(tǒng)裕度，以實現(xiàn)更快的收斂周期。
新思科技數(shù)字設計事業(yè)部總經(jīng)理Shankar Krishnamoorthy表示：“GAA晶體管結構是工藝技術進步的關鍵轉折點，對于延續(xù)工藝進步趨勢至關重要，為下一波超大規(guī)模創(chuàng)新提供保障。我們與三星晶圓的戰(zhàn)略合作，旨在共同提供一流的技術和解決方案，確保工藝進步趨勢的延續(xù)，為更廣泛的半導體行業(yè)帶來全新機會。"
關于3納米GAA工藝的新思科技技術文檔可通過三星晶圓獲取。新思科技Fusion Design Platform中經(jīng)過驗證的關鍵產(chǎn)品包括：
數(shù)字設計
- Fusion Compiler是業(yè)界唯一的RTL到GDSII產(chǎn)品
- IC Compiler II布局布線解決方案
- Design Compiler® RTL綜合解決方案
簽核
- PrimeTime®業(yè)界金牌標準時序簽核解決方案
- StarRC™寄生參數(shù)提取-簽核解決方案
- IC Validator™物理簽核解決方案
- SiliconSmart®庫特性描述解決方案
