6259
當摩爾定律逼近極限，采用2.5D/3D APT(Advanced Package Technology Platform)先進封裝技術方案的Chiplet系統(tǒng)芯片的“More than Moore”的方式正成為芯片大廠的發(fā)力方向。
傳統(tǒng)封裝，通常是指先將圓片切割成單個芯片，再進行封裝的工藝形式。例如常見的SIP、DIP、SOP等封裝形式。這些封裝類型都需要將芯片置于引線框中，再通過引線鍵合互聯。在現如今人工智能ChatGPT及自動駕駛芯片等市場需求的推動下，系統(tǒng)需具備更高的計算能力，以能實時地處理、傳輸及存儲大量的數據。由于此類應用所需的系統(tǒng)效能相當高，即使用目前最先進3nm制程所制造完成的單一芯片，也無法滿足應用所需的系統(tǒng)效能。再者，如果是使用傳統(tǒng)的PCB的系統(tǒng)集成的方式，由于PCB trace的電容及實現的物理限制，芯片之間的大量數據高速傳輸會產生較大的功率損耗，芯片之間的傳輸效能也會受到限制。因此，設計更高性能、更大規(guī)模及較低功耗的系統(tǒng)化芯片是必然趨勢，這也使得封裝技術及芯片實現技術正朝著集成化、系統(tǒng)化的方向發(fā)展，傳統(tǒng)2D封裝及傳統(tǒng)意義的單芯片設計實現流程逐漸不能滿足要求。
先進封裝，指的是目前采用最新封裝的技術，主要包括采用CoWoS、InFo、WoW等的2.5D/3D系統(tǒng)封裝技術。由于2.5D/3D系統(tǒng)封裝可以支持更大規(guī)模甚至不同類型芯片的集成,可以提供更高規(guī)格的設計性能，且延時時序較小，目前已經被廣泛用于高性能運算、人工智能、網絡通信等超大規(guī)模芯片實現制造中。由于3D系統(tǒng)封裝及芯片設計需要設計流程周期、整體設計成本與關鍵技術實現，以及產品規(guī)格需求定義諸多考慮，更多廠商將目光放在了2.5D CoWoS/InFo系統(tǒng)芯片實現方案上。
目前，2.5D封裝的代表有CoWoS/InFo技術。基于臺積電(TSMC)的2.5D/3D先進制造及封裝工藝，結合創(chuàng)意電子(GUC)自研發(fā)的GLINK D2D接口IP、 HBM3 高帶寬存儲接口IP,創(chuàng)意電子可為客戶提供完善的APT技術實現方案，幫助和加速客戶系統(tǒng)芯片Chiplet集成設計、實現及量產流程。多個客戶已經基于創(chuàng)意電子的APT技術方案流程實現超算HPC、AI數據中心及網通芯片設計的量產。7月19-21日，2023世界半導體大會暨南京國際半導體博覽會在南京國際博覽中心圓滿落幕。記者在現場采訪到了創(chuàng)意電子（南京）有限公司總監(jiān)肖有軍，以CoWoS為例一起為大家分享先進CoWoS封裝技術與創(chuàng)意電子的愿景。
CoWoS是啥？
CoWoS，是Chip on Wafer on Substrate的簡稱。這一長串名詞可以分為CoW與WoS。CoW，將芯片(Chip Die)堆疊在中介層(interposer)上，WoS則是將中介層（Interposer）再堆疊在基板（Substrate）上，三層堆疊最終形成立體封裝形式。這種封裝形式被稱為2.5D封裝， CoWoS封裝中的不同芯片仍舊處于同一平面之上，但在芯片(Die)與芯片(Die)之間的通信方式上由引線或基板改為了wafer,相對于傳統(tǒng)的MCM方式，其硅片Wafer互連的延遲性能更小,功耗及性能更優(yōu)。
芯片(Chip die)與中介層(Interposer)之間的通信通過硅通孔（TSV）實現。打孔，首先要在中介層硅片上涂抹光刻膠，然后進行光刻，刻蝕，沉積等步驟在硅片上制造出內部含銅的通孔，最終讓芯片與基板通過通孔與基板相連接。
根據中介層材質的不同，臺積電(TSMC) 的CoWoS封裝技術方案可以分為三類。一種是CoWoS-S，即使用硅(Si)襯底為中介層,也是目前客戶量產和使用最成熟的方案，主要是SOC和SOC、SOC和HBM存儲芯片產品的集成方案使用，其布線寬度間距是0.4um。第二種是CoWoS-R，相比第一種，該技術應用重現布線層（RDL）為中介層,布線及間距是2um, 更寬的布線寬度及間距，其電源及信號完整性性能會更優(yōu)。第三種是CoWoS-L，L指的是Local Silicon Interconnect and RDL Interposer，該技術實現方案支持Chip Die和Chip Die之間局部硅連接(LSI及0.4um)或者RDL布線連接， 支持所有有源芯片（Active）和無源芯片(Passive)在不同方向的集成互連。
CoWoS關鍵在哪？
其一是臺積電(TSMC)先進工藝及封裝制造技術是其關鍵，再有是高質量的HBM3及GLINK D2D互連界面接口IP方案，最后是完備的系統(tǒng)芯片Chiplet結構化集成實現方案，包括結構化DFT實現方案，支持2.5D/3D的時序收斂、后端及物理驗證實現、功耗簽核流程，考慮SOC Die及基板和PCB抽取RLC參數影響的電源、信號完整性、熱設計簽核方案等。我們重點分析后面兩點因素。
（1）HBM3 /GLINK D2D接口界面互連IP方案
創(chuàng)意電子(GUC)表示，他們可以為超算(HPC)、人工智能(AI)、數據中心及網通等對高帶寬數據應用需求的大規(guī)模芯片設計提供HBM2/HBM2E/HBM3/HBM3x高帶寬界面接口IP方案，其物理界面設計針對臺積電工藝做過特別功耗性能及供電設計優(yōu)化，在Chiplet多芯片設計中，創(chuàng)意電子HBM IP可以有更寬的穩(wěn)定工作電壓范圍。據了解，創(chuàng)意電子已經完成臺積電16nm/12nm/7nm/6nm/5nm/3nm工藝節(jié)點的HBM 物理IP設計及流片驗證, 基于臺積電N3E工藝HBM3物理界面速度可以達到8.6Gbps數據傳輸率。與HBM 物理界面配套的HBM自研控制器IP, 支持靈活參數配置，其在隨機讀取模式下，帶寬使用率可以達到90%以上。
創(chuàng)意電子設計的另外一款GLINK D2D多芯片互連界面IP。官方資料顯示，它在同類業(yè)界方案中可以提供更優(yōu)的高帶寬、低功耗、低延遲的性能，可以為超算、人工智能、數據中心及網通芯片設計提供集成互連。在臺積電2.5D CoWoS/InFo設計中，GLINK-2.5D D2D 物理IP設計每位可以提供8/16Gbps數據傳輸率情況下，每bit功耗僅0.25pJ/bit. 32位全雙工模式下，單個物理Macro設計可以達到2/4Tbps數據傳輸帶寬。
肖有軍表示： “基于臺積電(TSMC)的2.5D CoWoS/InFO技術實現流程，結合創(chuàng)意電子(GUC)的HBM和GLINK D2D互連IP方案，創(chuàng)意電子可以提供靈活多樣的系統(tǒng)芯片Chiplet定制設計服務?？蛻艏瓤梢圆少徣絀P，也可以采用創(chuàng)意電子IP及全套Chiplet全流程方案。目前國內外均已有客戶合作，并已經量產”。下面兩流程圖概況了創(chuàng)意電子HBM（圖一）及GLINK D2D互連IP（圖二）完整集成方案及簽核服務流程。
創(chuàng)意電子HBM高帶寬接口IP完整方案及服務流程
創(chuàng)意電子GLINK-2.5D/3D D2D互連IP完整方案及服務流程
（2）Chiplet集成實現及簽核(signoff)
Chiplet又稱為小芯片集成。該技術可以使客戶通過將大型SoC設計劃分為更小的模塊化芯片設計，使得每個部分都能采用不同的制程工藝進行生產，通過HBM/GLINK互連IP及臺積電2.5D/3D先進工藝封裝技術，最后得到系統(tǒng)集成的Chiplet系統(tǒng)芯片。芯片整體上能得到更好的成本控制，更高的良率，更快的產品量產周期。
多個小芯片的集成實現，使得時序收斂、后端實現、物理驗證及功耗收斂流程需要支持2.5D/3D設計，不同芯片之間OCV的設置需要考慮更多任務藝、電壓及溫度的組合情況，物理驗證及功耗簽核驗證也需要考慮多芯片之間組合情況，其簽核收斂流程周期會更長。
官方資料中，創(chuàng)意電子總經理戴尚義博士表示：“我們現已建立完備的 2.5D/3D 小芯片 IP 產品組合，可采用最小達 3 納米的先進技術。連同我們在 CoWoS、InFO 及 SoIC 設計、封裝設計、電氣和熱模擬、DFT 以及生產測試等領域的專業(yè)能力，我們絕對有能力為客戶提供最先進的解決方案，協助客戶締造更豐碩的產品和業(yè)績”。創(chuàng)意電子技術長Igor Elkanovich表示：“我們持續(xù)致力推出業(yè)界一流的晶粒對晶粒接口，以期推動小芯片革新。”
采訪中，肖有軍認為，人工智能ChatGPT及L4/L5自動駕駛的需求下，系統(tǒng)芯片設計需要處理，傳輸，存儲更大量的數據，芯片設計規(guī)模更大及設計性能指標更高，其對CoWoS/InFO/SoIC 系統(tǒng)芯片Chiplet設計方案會有更多產品需求合作。客戶可以依托創(chuàng)意電子先進封裝技術實現方案(APT)及HBM/GLINK互連界面IP進行靈活定制設計服務，滿足更加多元化的設計合作需求。
肖有軍表示：“未來，基于創(chuàng)意電子與臺積電的穩(wěn)定合作關系，希望為客戶提供更先進、更完整及更優(yōu)質的芯片設計，更完備的定制化服務。對于本土客戶，一次流片需要投入的資源十分龐大，創(chuàng)意電子希望為客戶提供完備的全流程服務，為企業(yè)提供穩(wěn)定的質量控制，加速客戶的產品量產周期”。
下載ECAD模型
