加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

vhdl

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

VHDL語言是一種用于電路設(shè)計(jì)的高級(jí)語言。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風(fēng)格以及語法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。

VHDL語言是一種用于電路設(shè)計(jì)的高級(jí)語言。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風(fēng)格以及語法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。收起

查看更多
  • 基于FPGA VHDL 的 FSK調(diào)制與解調(diào)設(shè)計(jì)
    基于FPGA VHDL 的 FSK調(diào)制與解調(diào)設(shè)計(jì)
    大俠好，許久不見。今天“寧夏李治廷”給各位大俠帶來基于FPGA VHDL 的 FSK調(diào)制與解調(diào)。
  • VHDL語法學(xué)習(xí)筆記：一文掌握VHDL語法
    VHDL語法學(xué)習(xí)筆記：一文掌握VHDL語法
    今天給大俠帶來FPGA 之 VHDL 語法學(xué)習(xí)筆記，話不多說，上貨。VHDL 的 英 文 全 名 是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，誕生于 1982 年。
  • 基于FPGA VHDL 的 ASK調(diào)制與解調(diào)設(shè)計(jì)
    基于FPGA VHDL 的 ASK調(diào)制與解調(diào)設(shè)計(jì)
    今日給各位大俠帶來基于FPGA VHDL 的 ASK調(diào)制與解調(diào)以后機(jī)會(huì)多多，慢慢分享一些項(xiàng)目開發(fā)以及深造學(xué)習(xí)方面的內(nèi)容，歡迎各位大俠一起切磋交流，華山論劍，不論成敗，取其精華，去其糟粕，共同進(jìn)步。話不多說，上貨。
  • VHDL快速語法入門
    VHDL快速語法入門
    HDL（VHSIC Hardware Description Language）是一種硬件描述語言，主要用于描述數(shù)字電路和系統(tǒng)的結(jié)構(gòu)、行為和功能。它是一種用于硬件設(shè)計(jì)的標(biāo)準(zhǔn)化語言，能夠幫助工程師們更好地描述和設(shè)計(jì)數(shù)字電路，并且廣泛應(yīng)用于FPGA和ASIC設(shè)計(jì)中。
    2945
    03/04 10:30
  • Verilog HDL基礎(chǔ)之：Verilog HDL語言簡介
    Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來進(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。