SignalTap II

本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語(yǔ)描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場(chǎng)小白及打算進(jìn)階提升的職業(yè)開發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。 在之前的設(shè)計(jì)開發(fā)時(shí)，利用modelsim得出中間某單元的數(shù)據(jù)，并且輸入也是設(shè)計(jì)者在testbench中自己給出的。但是，實(shí)際應(yīng)用時(shí)，外部輸入的信號(hào)不一定和我們?cè)趖estbench中所描述輸入的信號(hào)相同，就有可能導(dǎo)致RTL仿真成功，但是下板測(cè)試失敗。

隨著設(shè)計(jì)復(fù)雜度的增加，傳統(tǒng)的設(shè)計(jì)驗(yàn)證方法需要其他技術(shù)和工具的補(bǔ)充，因?yàn)檫@些可編程芯片系統(tǒng)（SOPC）進(jìn)行完全的真實(shí)模擬是不可在適當(dāng)?shù)臅r(shí)間內(nèi)完成。而且，設(shè)計(jì)規(guī)模的陡增必然需要新的工具來(lái)觀察已編程期間的內(nèi)部操作。

本節(jié)旨在通過(guò)給定的工程實(shí)例——“正弦波發(fā)生器”來(lái)熟悉Altera Quartus II高級(jí)調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解下面知識(shí)點(diǎn)。