DDC的基于FPGA的可編程邏輯控制器

帶HMI操作面板的PLC。系統(tǒng)能夠與實(shí)際的自動(dòng)化對(duì)象一起使用。在小型，功能齊全的模型上展示。

硬件組件：

Digilent Cmod A7×1個(gè)

軟件應(yīng)用程序和在線服務(wù)：

Vivado設(shè)計(jì)套件

要求：

?FPGA板：基本上可與市場(chǎng)上任何可用的器件一起使用；設(shè)計(jì)的可擴(kuò)展性提供了使其能夠適應(yīng)最小規(guī)模的能力。

?Raspberry Pi：與觸摸屏配對(duì)；或任何屏幕和輸入設(shè)備系統(tǒng)。

該項(xiàng)目試圖從一開始就開發(fā)專門用于PLC應(yīng)用的CPU。除了創(chuàng)建CPU外，我們還想以行業(yè)認(rèn)可的方式來演示其操作。這迫使我們開發(fā)一個(gè)不僅包含CPU，還包含人機(jī)界面及其之間連接的系統(tǒng)。我們選擇自動(dòng)化對(duì)象來演示我們的設(shè)計(jì)的原因一直是電梯，因?yàn)樗欠浅３Ｒ姷膶?duì)象，并為我們提供了足夠的工作空間。

簡(jiǎn)要功能

執(zhí)行自動(dòng)化系統(tǒng)的數(shù)字控制：完整的IEC 61131-3布爾運(yùn)算，包括計(jì)數(shù)器和計(jì)時(shí)器功能塊。

可配置性：在軟件級(jí)別–完全可編程；在硬件級(jí)別–可擴(kuò)展的基于FPGA的設(shè)計(jì)，可以重新配置為僅包括應(yīng)用程序所需的外圍設(shè)備。

高速運(yùn)行：針對(duì)其應(yīng)用量身定制的設(shè)計(jì)；從PLC的角度來看，最常見且最關(guān)鍵的硬件加速操作。

項(xiàng)目總結(jié)

該設(shè)計(jì)可以分為兩部分：可以通過用戶編程的類似CPU的基于FPGA的PLC，以及負(fù)責(zé)為CPU編程和受控過程的可視化提供非常簡(jiǎn)單的人機(jī)界面的Raspberry Pi應(yīng)用程序。這兩塊板，F(xiàn)PGA和Raspberry Pi，都通過SPI接口互連。PLC和HMI之間的編程和數(shù)據(jù)交換使用相同的連接。

該項(xiàng)目中使用的語言是用于CPU部分的Verilog HDL和用于Raspberry Pi部分的Java。值得注意的是，該項(xiàng)目已經(jīng)開發(fā)并使用了僅適用于設(shè)計(jì)的CPU的匯編語言。

由于其模塊化，該設(shè)計(jì)具有高度可擴(kuò)展性和可修改性。任何能夠通過AMBA 3 APB接口進(jìn)行通信的外圍設(shè)備都可以進(jìn)行連接和通信，從而擴(kuò)展了特定應(yīng)用所需的設(shè)計(jì)能力。這也意味著任何不使用的外圍設(shè)備都可以輕松地從設(shè)計(jì)中刪除，從而為關(guān)鍵部件留出了硬件空間。