三星/臺(tái)積電7nm工藝的突破，EUV當(dāng)真那么完美？

近日，臺(tái)積電對(duì)外公布財(cái)報(bào)，其 2016 年年?duì)I收創(chuàng)下歷史新高，達(dá)到 299.57 億美元。其中，先進(jìn)工藝制程營(yíng)收貢獻(xiàn)顯著。16/20 納米制程去年第四季度出貨占比達(dá)到 33%，28 納米制程第四季度出貨占比達(dá)到 24%。

先進(jìn)制程顯然對(duì)吸引高利潤(rùn)率業(yè)務(wù)極為關(guān)鍵，各家企業(yè)早在各個(gè)節(jié)點(diǎn)上展開時(shí)間競(jìng)賽。如今，先進(jìn)制程的戰(zhàn)役已在 10 納米開鑼，繼臺(tái)積電與聯(lián)發(fā)科共同推出 10 納米產(chǎn)品 Helio X30 后，三星也攜手高通在 1 月初的 CES 展上推出了高通驍龍 835。下一步的爭(zhēng)奪戰(zhàn)即將指向 7 納米。

7 納米是關(guān)鍵性制程節(jié)點(diǎn)

“7 納米是很重要的節(jié)點(diǎn)，是生產(chǎn)工藝第一次轉(zhuǎn)向 EUV 的轉(zhuǎn)折點(diǎn)。三星和臺(tái)積電都宣布了將采用 EUV(極紫外光微影)技術(shù)在 7 納米，而 EUV 是摩爾定律能夠進(jìn)一步延續(xù)到 5 納米以下的關(guān)鍵。” Gartner(中國(guó))研究總監(jiān)盛陵海表示。

EUV 光刻被認(rèn)為肩負(fù)著縮小晶體管尺寸，延續(xù)摩爾定律的重任。與目前使用的 193 納米波長(zhǎng)沉浸式光刻技術(shù)相比，EUV 可以連續(xù)單次曝光，可以大大減少制造過程中的多重曝光步驟、光罩?jǐn)?shù)量以及時(shí)間和成本。而如果沒有 EUV，在 7 納米階段，僅光罩?jǐn)?shù)量就有可能達(dá)到 80 層以上。因此早在 2012 年，英特爾、三星、臺(tái)積電就曾聯(lián)手為生產(chǎn) EUV 設(shè)備的 ASML 募集了 13.8 億歐元的研發(fā)經(jīng)費(fèi)。

而從記者多方采訪的情況來看，工業(yè)界從業(yè)人士大多認(rèn)同 10 納米是短節(jié)點(diǎn)或是過渡性節(jié)點(diǎn)。除尺寸實(shí)現(xiàn)縮小外，在性能提升上并沒有完全遵循摩爾定律，而 7nm 則將是長(zhǎng)壽的重要節(jié)點(diǎn)。

盛陵海指出，7nm 與 10nm 相比，物理尺寸上縮小 1.5~1.9 倍，各家比例會(huì)有些細(xì)微差別，不過都可以在同樣面積中增加更多的晶體管，速度也應(yīng)該有提高。

尤其是在 7nm 的下一個(gè)節(jié)點(diǎn)——5nm 上，有太多的物理極限需要突破。在 5nm 工藝研發(fā)成功前，很有可能 7nm 將成為 AP 的主流工藝，跟 16/14nm 搭配在一起，提供給不同的客戶。

比利時(shí)微電子研究中心(IMEC)中國(guó)總經(jīng)理丁輝文指出，7nm 的重要性還體現(xiàn)在客戶需求上。由于蘋果、三星等智能手機(jī)更新?lián)Q代節(jié)奏加快，這些大客戶們更快地轉(zhuǎn)向 7nm，要求半導(dǎo)體制造企業(yè)也必須走向 7nm。

臺(tái)積電 7nm 搶跑

在先進(jìn)制程方面，玩得起的顯然只剩寥寥可數(shù)的那幾個(gè)大玩家。臺(tái)積電中國(guó)區(qū)負(fù)責(zé)人羅鎮(zhèn)球指出，在 7nm 節(jié)點(diǎn)上，臺(tái)積電和英特爾、三星的競(jìng)爭(zhēng)十分激烈，資金的投入都是以數(shù)十億美元計(jì)。而根據(jù) Gartner 公布的數(shù)據(jù)，設(shè)計(jì)一顆 7nm 的 SoC 芯片大概需要 2.71 億美元，比一個(gè) 28nm 的平面器件成本高出 9 倍之多。

12 日的法說會(huì)上，臺(tái)積電共同執(zhí)行長(zhǎng)劉德音正面回應(yīng)了關(guān)于近期業(yè)界對(duì)臺(tái)積電 7nm 制程的傳言。他指出，臺(tái)積電先進(jìn)制程的節(jié)點(diǎn)應(yīng)該會(huì)比 16nm 約 65%~70%的市占率高，在 7nm 上，臺(tái)積電現(xiàn)已有 20 個(gè)客戶正在洽談設(shè)計(jì)，預(yù)計(jì)全年將有 15 至 20 個(gè)客戶 Tape-out(設(shè)計(jì)定案)。

按照此前的消息，臺(tái)積電應(yīng)是于今年第一季度開始 7nm 風(fēng)險(xiǎn)試產(chǎn)，提供試產(chǎn)初期的 CyberShuttle(晶圓光罩共乘服務(wù))，并于今年第二季度接受客戶的 Tape-out。

若一切順利按照計(jì)劃進(jìn)行，在 7nm 制程上臺(tái)積電顯然處于領(lǐng)跑位置。

從目前公開信息來看，按英特爾的“工藝 - 架構(gòu) - 優(yōu)化”三步走計(jì)劃，英特爾的 10nm 制程預(yù)計(jì)在今年下半年實(shí)現(xiàn)產(chǎn)能提升，而 7nm 的計(jì)劃則要看 2020 年年中。有消息稱三星在 2016 年已經(jīng)引進(jìn) EUV 設(shè)備，寄希望于 2017 年量產(chǎn) 7nm 制程。

格羅方德公開的 7nm 投產(chǎn)時(shí)間也是 2018 年。格羅方德首席技術(shù)官 Gary Patton 告訴記者，格羅方德正在集中研發(fā)資源攻向 7nm 制程，而 10nm 技術(shù)則將在做一小部分產(chǎn)品后轉(zhuǎn)換到 7nm 或者被直接跳過。

當(dāng)然，也有從業(yè)者向記者指出，臺(tái)積電和三星等存在“偷換概念”的情況，它們的 7nm 其實(shí)約相當(dāng)于英特爾的 10nm。因?yàn)橛⑻貭?10nm 的基本電晶體 Gate Pitch(柵極間距)和 Fin Pitch(鰭片間距)與臺(tái)積電、三星類似，只是有源區(qū)尺寸略大，但可用其他方式實(shí)現(xiàn)一致的性能。

EUV 準(zhǔn)備好了嗎？

盛陵海分析，臺(tái)積電的策略是為了搶時(shí)間抓客戶，盡快先發(fā)展“普通”的 7nm 技術(shù)，用這個(gè) 7nm 和新開發(fā)的 12nm(16nm 的新升級(jí))作為高低搭配。而三星由于代工業(yè)務(wù)規(guī)模和人力所限，只能集中做 10nm 和 EUV 的 7nm，而 EUV 的難度高，所以略慢于臺(tái)積電。

“在 7nmEUV 的使用上，三星可能為了與臺(tái)積電進(jìn)行差異化競(jìng)爭(zhēng)，更加積極地采用 EUV。”半導(dǎo)體行業(yè)專家莫大康表示。

目前，EUV 已有相當(dāng)?shù)倪M(jìn)步，但還處于試驗(yàn)階段。業(yè)界普遍的認(rèn)知是要到 2018 年才能投入使用，因?yàn)?EUV 尚有包括光刻膠、掩膜、reticlr 等在內(nèi)的許多問題沒有徹底解決。尤其是 EUV 目前的光刻速度還太慢，必須要多臺(tái)作業(yè)，而一臺(tái) EUV 的成本是 193 的兩倍。

丁輝文指出，設(shè)計(jì)公司應(yīng)該已經(jīng)等不及 EUV 技術(shù)成熟了。“在這個(gè)階段就已經(jīng)要拿出 7nm 的 Design rule 和 SPICE 模型了，設(shè)計(jì)公司需要這些設(shè)計(jì) 7nm 的芯片。”丁輝文說。他表示，就目前的研發(fā)看，即使 EUV 出來，也不太可能代替所有 193 的步驟，那樣成本不占優(yōu)。

從半導(dǎo)體從業(yè)者處了解到，目前的 EUV 基本上是配合多重曝光在 7nm 的 Poly 層用到，而到 5nm 的時(shí)候應(yīng)該才會(huì)大量采用，因?yàn)檫M(jìn)入到 5nm 節(jié)點(diǎn)時(shí)，成熟的 EUV 的成本效應(yīng)應(yīng)該更加顯著。

三星 2016 年就已花費(fèi) 1.78 億美元從 ASML 采購(gòu) EUV 設(shè)備，臺(tái)積電則預(yù)計(jì)將從今年 1 月裝設(shè) ASML 的 EUV 系統(tǒng)，部分用于生產(chǎn) 7nm 芯片。據(jù)猜測(cè)，臺(tái)積電應(yīng)該做好了兩手打算，等到 EUV 真正成熟，如果被證明可以降低制造成本，再出一個(gè) EUV 的工藝制程。

更多最新行業(yè)資訊，歡迎點(diǎn)擊與非網(wǎng)《今日大事要聞》！