3
英特爾和Altera傳出收購消息以后，分分合合好幾次。導致我買的股票上漲了5美元，我獎勵自己吃了一頓麥當勞，但是這些消息對于被收購前的Altera可能更有價值。
2008年1月16日，我在一次發(fā)布會上和英特爾的戰(zhàn)略市場人員討論過嵌入式市場。這更像是一場盤問，英特爾提出了一些開放性問題，如發(fā)展趨勢、競爭格局，但是沒有談到收購，因為英特爾當時不對自己的信息做分享。我不經意提到了“SoC可重構”的概念，把一個FPGA設置在一個處理器附近可以加速后面的I/O速度,聽完以后大部分人都互相對視，并做筆記，沒有得到回應，更別提詳細的構架問題。
當時我確認英特爾已經在開始考慮這個問題了，甚至已經開始著手展開相關工作，或許是我的問題埋下了種子。兩年半以后，在2010年的IDF上他們推出“Stellarton”，一顆45nm AtomE600處理器和一顆Altera FPGA封裝在一起。
2011年3月1日，賽靈思發(fā)布了Zynq-7000系列。他們采用了一個實際的嵌入式內核ARM-A9，并且緊密地集成了兩個28nm可編程邏輯器（處理器），包括加強型緩存端口之間的PL和PS。Artix-7或者 Kintex-7設備，邏輯單元28K到444K。最小的版本是225個引腳，13X13mm BGA，最大的900個引腳，31X31mm封裝，I/O覆蓋范圍相當于雙核速度。
在這一輪競爭中賽靈思贏了，毫無疑問，結合IP（ARM加上他們自己的），制程（臺積電），結構和封裝，以及我們提到的Vivado軟件。當時英特爾還沒有發(fā)覺集成和小型封裝，甚至夸克的內核。Altera經過深思熟慮后已經做出回應，基于ARM的SoC已經有了，但是和Zynq的市場占有率還是有一定差距，部分原因是制造商的能力問題，如：安富力的ZedBoard系列和Adapteva Parallela，部分原因是制程的問題。
為了彌補工藝上的不足，Altera和英特爾抓住了2013年2月的14nm FinFET 工藝節(jié)點。FPGA是一個偉大的方式，它可以證明先進的工藝節(jié)點是有意義的。2014年3月，這項協(xié)議被擴展到覆蓋多次拉絲系統(tǒng)封裝。幾個月之后，英特爾開始討論Xeon部分，如Knights，與FPGA在芯片上加速落地，但不是Altera。目標是新的“工作負荷優(yōu)化”服務器處理器。
讀者知道我們有時候會寫關于“工作負荷優(yōu)化”處理器的內容。這時候，問題變成了牛奶已經生產出來了為什么還要買牛？一年前我曾經寫過，英特爾將會把技術進行授權，但是不會收購。因此，為什么英特爾以8.6倍的預估價格，拋出167億美元收購Altera？讓我很不解，我當時的預測是會以兩倍預估價收購。
這樣就使得Altera的技術沒有落入其它公司，如：AMD，AppliedMicro，博通，Cavium和高通，這些公司都采用64位ARMv8核的低功耗，高密度SoC，或者已經準備采用。同時，當博通以4.4倍預估價370億美金賣給安華高時，焦急的英特爾出手了。如果英特爾希望在數(shù)據(jù)中心的門口擋住ARM，這時出手時機最好。（但是，這里可能有另外的問題。Altera有一系列的軍用客戶，大概占22%-包括工業(yè)，軍事和汽車。預計：英特爾拆分的子公司需要Altera的前國防商業(yè)監(jiān)管機構批準交易。）
同時，賽靈思發(fā)力他們的優(yōu)勢。2013年11月，他們的第一批UltraScale產品在臺積電的20nm工藝下準備好了。2015年2月，他們宣布Ultrascale+在臺積電16FF+工藝線上生產，并且開始討論Zynq也進行升級。僅僅是升級還是低估了它們，因為Zynq UltraScale+ MPSoC是完全重新設計的，不只是包含一個，而是三個ARM IP核--應用處理單元配備雙Cortex-R5核，圖形處理器單元配備Mali-400MP。
“這不是完全嵌入式Soc?！敝辽僭诔鋵嵉呐渲蒙?。最小的版本是484引腳，19X19mm封裝，而最大的是1924引腳，45x45mm封裝。他們的產品列表和選擇指南講述了整個來龍去脈。實際上，從上面的表可以看出大部分是針對基礎設施的。
一方面，我們還有新的，經過升級的Intel-Altera,也許用一個小的國防產品就可以滿足這個應用，面向服務器和云服務。
另一方面，我們有火爆的ARM構架芯片公司，有很大可能支持服務器和客戶，移動或者嵌入式SoC。
Re/Code引用Patrick Morehead對FPGA的評價：
當公司為服務器CPU工作時，ASIC原型和工作負載得到優(yōu)化。他忘記了一件事情：建筑設備在低容量時，需求不能判斷ASIC定制成本。這就是為什么賽靈思在國防和視頻廣播圈子里占有大量市場的原因--煩人的處理需求適合FPGA加速器來處理，但是沒有太多的系統(tǒng)構建。典型的雷達和圖片處理構架具有高數(shù)據(jù)速率，F(xiàn)PGA在前端可以解決，低數(shù)據(jù)速率通過一般的CPU和軟件可以搞定。
當然，這需要兩種芯片。一個常規(guī)的賽靈思Virtex UltraScale+ FPGA當然能夠被連接，帶有ARMv8核的博通SoC。（有趣的是，Avago-Broadcom充當服務器平臺。）但是他的兩顆芯片和緩存一致性在一些應用仍然有問題。基于其它原因，如果沒有錯的話，繼承性獲勝。
下篇：賽靈思：生活在一個ARM崛起和后Altera的時代（下）
更多相關資訊，請參照：與非網賽靈思專區(qū)。
與非網編譯，謝絕轉載！
