四問摩爾定律

隨著芯片制程愈發(fā)接近物理極限，針對摩爾定律的討論愈發(fā)高漲。不僅僅是臺積電、英特爾等芯片廠商，Open AI等大模型廠商也在積極發(fā)表自己對于摩爾定律的看法。如今的摩爾定律，處于怎樣的狀態(tài)，又有著怎樣的前景？

一問：快了、慢了，還是死了？

摩爾定律自1965年被提出至今，約莫有一半的時間都活在“被死亡”的陰影下。在20世紀90年代，就有產(chǎn)業(yè)界和學術界人士以193nm光源波長難以支持100納米以下制程、設備器件結(jié)構漏電嚴重難以支持50nm以下制程等理由，認為摩爾定律將迎來終結(jié)。好在這些問題都被半導體技術創(chuàng)新逐一解決和改善，比如High-K金屬柵改善了漏電問題，在光源與硅片之間加入水作為介質(zhì)的浸入式光刻使193nm波長支撐了10代左右的半導體技術發(fā)展等。

戈登·摩爾最早提出的摩爾定律（圖片來源：《在集成電路上容納更多組件》一書）然而，當制程一路來到2nm、1nm乃至于再向下縮進的埃米時代，產(chǎn)業(yè)界不得不再次直視這個問題——摩爾定律還能再一次續(xù)命嗎？

"摩爾定律已死"——2022年9月，面對產(chǎn)業(yè)人士對英偉達新一代Ada Lovelace架構GPU價格調(diào)漲的質(zhì)疑，英偉達CEO黃仁勛認為摩爾定律的失效“難辭其咎”。他指出，由于摩爾定律每隔18—24個月就能以相同的成本提供兩倍的性能已經(jīng)成為過去，導致12英寸晶圓價格大漲，英偉達的新款GPU才不得不漲價。

同樣作為處理器供應商的英特爾和AMD則不敢茍同，他們認為摩爾定律或許活得沒有從前好，但尚有生命力。

在英特爾看來，摩爾定律的腳步有所放緩，但仍在前進。英特爾CEO帕特·基辛格于2023年12月在麻省理工學院的一場活動上表示，摩爾定律仍在發(fā)揮作用，芯片的晶體管數(shù)量每三年增加一倍，相比摩爾定律“每18-24個月晶體管集成度增加一倍”的通常定義有所放緩。

而AMD CTO Mark Papermaster表示，摩爾定律仍有效力，但難以像從前一樣控制成本。曾經(jīng)，AMD 和英特爾等芯片制造商可以每 18—24 個月提供晶體管密度提高一倍的芯片，并保持和上一代產(chǎn)品相同的成本范圍。Papermaster相信，產(chǎn)業(yè)界仍然可以通過晶體管技術創(chuàng)新持續(xù)提升晶體管密度，但成本會比從前昂貴。

在看衰摩爾定律的言論中，也有全然相反的聲音：ChatGPT之父奧特曼認為，AI時代即將產(chǎn)生“宇宙中的智能數(shù)量每18個月翻一番 ”的新版摩爾定律。這顯然是一個比摩爾定律更快的迭代周期。臺積電(中國)有限公司副總經(jīng)理陳平表示，大算力是支撐大模型的一個必要條件，而算力對于工藝來說就是在單位面積里集成更多的晶體管。對于奧特曼預測的智能計算成長速度，臺積電的工藝“還是可以勉強支撐”。

各方對于摩爾定律看法的不同，源于技術理解的不同。實際上，隨著算力場景的不斷演進，下游廠商對于“芯片性能”的判斷標準和需求重點趨向多元化。與此同時，晶體管密度也不再是提升芯片性能的唯一手段。奧特曼的“新版摩爾定律”，就代表著產(chǎn)業(yè)界對于芯片這一算力底座的新期許。而英特爾、AMD認為摩爾定律尚有生命力，也是因為正在研發(fā)更多提升芯片性能的手段。

北京大學集成電路學院研究員賈天宇向《中國電子報》表示，僅從晶體管尺寸的縮進速度來看，摩爾定律的確正在放緩，并且先進工藝的成本不降反升，因此一種聲音認為摩爾定律放緩或已死。另外一種相對樂觀的聲音則認為系統(tǒng)級的新技術將繼續(xù)推動計算系統(tǒng)性能的提升，例如通過先進封裝等集成技術持續(xù)提升芯片系統(tǒng)的算力。“這兩類觀點均有各自的道理，未來單一晶體管的尺寸縮進和性能提升將十分有限，芯片設計也更加依賴系統(tǒng)級的解決方案來集成和擴展計算系統(tǒng)的算力?！辟Z天宇說。

二問：還有多大發(fā)展空間？

雖然面臨著種種技術挑戰(zhàn)，但產(chǎn)業(yè)界的材料、設備、制造廠商，正在通過技術產(chǎn)品創(chuàng)新，將摩爾定律向埃米級別延續(xù)。

在晶體管結(jié)構上，半導體制造企業(yè)已經(jīng)將技術研發(fā)延伸至埃米級別。在四面環(huán)柵的GAA從三面圍柵的FinFET手中接過制程微縮的接力棒，使3nm及以下制程工藝成為可能之后，領軍企業(yè)對下一代晶體管結(jié)構CFET（互補場效晶體管）的開發(fā)已經(jīng)提上日程，推動制程工藝下探到埃米時代。

CFET與此前晶體管結(jié)構的最大不同之處，在于采用晶體管垂直堆疊結(jié)構，這或?qū)㈤_啟三維晶體管結(jié)構新紀元。臺積電最新資料顯示，采用CFET垂直堆疊架構的芯片，相較采用Nanosheet（GAA）架構的器件，面積最多能縮小50%。先進制程的三大頭部玩家臺積電、三星、英特爾都在密切關注CFET相關技術。

CFET示意圖（圖片來源：imec）

為了讓芯片在實現(xiàn)面積微縮的同時，保證供電性能良好，業(yè)內(nèi)提出了背面供電技術。據(jù)了解，傳統(tǒng)的正面供電技術要求信號和電源線路在晶圓正面，對金屬層引腳間距有較為嚴苛的要求，限制了芯片面積微縮。而背面供電技術能夠?qū)⑿盘柡碗娫淳€路分離，將電源線路轉(zhuǎn)移到背面優(yōu)化，從而提供更高效的電源供應、更低溫度和更靈活的芯片布局。據(jù)悉，2024年上半年，英特爾將在Intel 20A制程節(jié)點首次采用背面供電技術。臺積電將在2nm工藝采用背面供電解決方案。三星背面供電技術BSPDN將在2nm或者1.4nm工藝上采用。

在制造設備方面，高數(shù)值孔徑光刻機被視為2nm及以下制程的關鍵設備。高數(shù)值孔徑光刻機能使光學系統(tǒng)的數(shù)值孔徑提升至0.55，達到比傳統(tǒng)掩模版更高的精度和光刻速度。2023年12月，ASML向英特爾交付了首臺高數(shù)值孔徑EUV光刻系統(tǒng)。

在制造材料方面，針對2nm以下制程的光刻膠材料陸續(xù)面市，金屬氧化物抗蝕劑（MOR）便是其中之一。東京電子測試指標顯示，MOR光刻膠的線分辨率已經(jīng)可以達到7nm，接近實現(xiàn)0.2納米芯片的要求。MOR能實現(xiàn)更高的線分辨率的原因是其核心材料為無機氧化物納米核，該納米核表面覆蓋著一層配位分子。當EUV光輻射到這種光刻膠上時，納米核表面的有機配位體被解離，暴露出高活性的納米核表面。這種特殊的結(jié)構使MOR光刻膠能夠更好地吸收EUV光，從而實現(xiàn)更高的線分辨率。MOR的主要生產(chǎn)商JRS表示，預計2024年MOR的年產(chǎn)能將達10000加侖，可以滿足3千萬晶圓的曝光。

三問：性能如何持續(xù)提升？

即便摩爾定律能夠延伸到埃米級別，但其腳步一旦放緩，智能手機、平板電腦、PC等終端設備使用的芯片，還能否保持性能逐年提升的勢頭？這恐怕是廣大消費者擔憂的問題。

從目前市面上的手機處理器來看，答案是肯定的。

在同一節(jié)點上，制造廠商依然可以在不改變設計原則的基礎上，進一步提升晶體管性能。比如臺積電5nm的強化版本N5P面向移動和高性能計算進行優(yōu)化，相較第一代5nm工藝在功耗、性能和密度上進一步提升。采用N5P的蘋果A15芯片相比采用5nm制程的A14，晶體管數(shù)量增加了 27.1%，峰值單核頻率提高了8%，Geekbench的單核和多核跑分均小幅提升。

與此同時，芯片設計廠商在不依賴制程技術提升的前提下，也能夠?qū)崿F(xiàn)處理器的換代和升級。以高通為例，其驍龍8+ Gen1、驍龍8 Gen2、驍龍8 Gen3都采用了臺積電的4nm工藝。在Geekbench 5和Geekbench 6測試中，驍龍8 Gen2的單核跑分都略高于驍龍8+ Gen1，多核跑分則顯著領先于驍龍8+ Gen1。據(jù)科技媒體XDA測算，Gen2的GPU和CPU性能，較8+ Gen1分別提升了65%和8.2%。驍龍8 Gen 3 的性能比前代產(chǎn)品實現(xiàn)了30%的性能提升和20%的能效提升。

據(jù)了解，高通在同一家代工廠的同一制程工藝上實現(xiàn)了兩次處理器性能提升，關鍵在于計算架構的迭代。相較驍龍8+ Gen1的三叢集架構，Gen2采用了“1+2+2+3”的四叢集架構，其中超大核心采用的架構由Arm Cortex-X2升級為Cortex-X3。Gen 3則采用了“1+5+2”核心配置，相比Gen2增加了一個大核心、減少了一個小核心，超大核心架構進一步升級為Cortex-X4。通過超大核心的架構迭代、大核心的增加，以及計算架構的整體優(yōu)化，高通的8系列芯片在同一制程工藝實現(xiàn)了性能的逐代升級。

因此，諸多芯片廠商除了關注制程技術，也在積極引入其他優(yōu)化芯片性能的手段。賈天宇表示，在摩爾定律放緩和智能計算需求的雙重壓力下，芯片設計面臨極大挑戰(zhàn)，產(chǎn)業(yè)界對技術創(chuàng)新的渴望將超越以往?！皡^(qū)別于傳統(tǒng)依賴晶體管縮進來提升性能，未來的芯片設計將更加依賴技術創(chuàng)新。例如，當前備受關注的存算一體、芯粒集成等技術，都有望為未來的芯片發(fā)展提供新動力。相信未來芯片性能的提升仍然會保持相對穩(wěn)定的節(jié)奏。”賈天宇說。

四問：下游市場是否買單？

雖然高數(shù)值孔徑光刻機、背面供電等技術創(chuàng)新能夠為摩爾定律“續(xù)命”，但也導致了制造成本的急劇增加，下游市場還會買單嗎？

在接受《中國電子報》采訪時，《芯片浪潮：納米工藝背后的全球競爭》作者余盛表示，如果摩爾定律在上世紀八十年代停下來，電腦的CPU性能不再能夠大幅提高，也就跑不動太復雜的電腦程序。英特爾做出來的CPU就只能停留在386、486那樣的水準，微軟也就不可能對視窗操作系統(tǒng)進行不斷升級迭代，這樣也就不會再有個人電腦的普及。如果摩爾定律在上世紀九十年代停下來，電腦CPU和存儲器都沒法做小，電腦就一直會是方頭方腦的笨重模樣，筆記本電腦將無法誕生。如果摩爾定律在本世紀零零年代停下來，CPU沒法做得小到能塞進手機中去，移動互聯(lián)網(wǎng)時代也不會到來。如果摩爾定律在本世紀壹零年代停下來，人工智能就仍然是科幻小說中才會出現(xiàn)的東西。因為人工智能所仰仗的算法、算力和大數(shù)據(jù)，離不開高性能的CPU、GPU和存儲器的支持。

而摩爾定律的放緩，也意味著摩爾定律所帶來的經(jīng)濟效益的下降。首先，芯片制造的投資成本越來越大。當芯片工藝達到3nm時，需要使用極紫外光刻機，每臺極紫外光刻機的成本超過10億元。生產(chǎn)過程中的耗電量也大幅增加，導致投資成本和生產(chǎn)成本的增長。其次，從3nm工藝開始，需要引入新的晶體管結(jié)構等與之前不同的技術，導致生產(chǎn)難度和生產(chǎn)成本的上升。

“過去半個多世紀，我們都習慣了人類社會經(jīng)濟的高速增長。實則在幾千年的人類文明發(fā)展史上，這樣的高速增長其實是非常罕見的。這一高速增長背后的支撐點是摩爾定律長達六十年的延續(xù)?！庇嗍⒄f。

不過，市場對先進制程的態(tài)度并不是接受或拋棄的二分法。在計算系統(tǒng)越來越復雜的今天，下游市場對于計算成本的評估，也從以硬件為主走向以系統(tǒng)為主。

陳平認為，客戶數(shù)量并不會隨著制程節(jié)點的微縮而減少，甚至會越來越多。根據(jù)他的觀察，臺積電最早的一批先進工藝只有少數(shù)客戶采用，但在7nm節(jié)點，第一批客戶數(shù)量顯著提升。在5nm節(jié)點量產(chǎn)的前18個月，采用5nm量產(chǎn)的產(chǎn)品數(shù)量是7nm同期的兩倍，預計3nm節(jié)點的產(chǎn)品數(shù)量也會是5nm同期的1.5倍至2倍。

“采用更先進制程的芯片本身成本是比前一代高了，但將芯片放在系統(tǒng)中，對于最后的系統(tǒng)成本——特別是運營成本來說，收益是巨大的。相比芯片購買成本，現(xiàn)在很多客戶更關注的是總體擁有成本?！标惼秸f。

以數(shù)據(jù)中心場景為例，目前數(shù)據(jù)中心的主要運營成本是電力和冷卻。如果通過制程演進在器件端降低20%～30%功耗，會對整體運營成本帶來顯著影響。

IC Insight發(fā)布的最新數(shù)據(jù)顯示，先進制程的市場占有率持續(xù)提升。2019年，10nm以下先進制程的市占率僅為4.4%，而到2024年，其比例將增長到30％。IC Insight在報告中表示，拉動10nm以下先進制程在2024年呈現(xiàn)快速增長的主要驅(qū)動力是5nm、4nm和3nm制程。

2019年—2024年芯片制程節(jié)點市場占有率（數(shù)據(jù)來源:IC Insight）復旦大學微電子學院副院長周鵬為記者提供了另一個看待摩爾定律經(jīng)濟效益的視角。他向《中國電子報》記者表示，在早期，芯片制程跟隨摩爾定律不斷延伸是一個經(jīng)濟問題，因為當時的半導體還是一種亟需普及應用的商業(yè)化產(chǎn)品，成本是阻礙其大規(guī)模推廣的主要因素。因此，每隔一段時間單位面積內(nèi)晶體管數(shù)量倍增的直接效應就是成本顯著降低，促進了芯片的廣泛使用。如今，半導體技術已經(jīng)滲透到人類生活的方方面面，人們對芯片的認知越來越深，依賴也越來越重，所以對芯片性能上的要求慢慢超過了經(jīng)濟成本的要求。這就意味著人們愿意花更多的錢去體驗更好的性能。

作者丨張心怡 沈叢編輯丨趙晨美編丨馬利亞監(jiān)制丨連曉東