利用搭載全域硬2D NoC的FPGA器件去完美實現(xiàn)智能化所需的高帶寬低延遲計算

隨著大模型、高性能計算、量化交易和自動駕駛等大數(shù)據(jù)量和低延遲計算場景不斷涌現(xiàn)，加速數(shù)據(jù)處理的需求日益增長，對計算器件和硬件平臺提出的要求也越來越高。發(fā)揮核心器件內(nèi)部每一個計算單元的作用，以更大帶寬連接內(nèi)外部存儲和周邊計算以及網(wǎng)絡(luò)資源，已經(jīng)成為智能化技術(shù)的一個重要趨勢。這使得片上網(wǎng)絡(luò)（Network-on-Chip）這項已被提及多年，但工程上卻不容易實現(xiàn)的技術(shù)再次受到關(guān)注。

作為一種被廣泛使用的硬件處理加速器，FPGA可以加速聯(lián)網(wǎng)、運算和存儲，其優(yōu)點包括計算速度與ASIC相仿，也具備了高度的靈活性，能夠為數(shù)據(jù)中心與邊緣計算提供理想的數(shù)據(jù)處理加速；除此之外，F(xiàn)PGA還在傳感器融合和輸入數(shù)據(jù)流整理匯流等領(lǐng)域發(fā)揮關(guān)鍵作用，是智能化應(yīng)用中從邊到云全鏈路上重要的計算器件。

近年來，諸如Achronix這樣提供高容量、高密度和高算力FPGA的供應(yīng)商，在其高端FPGA芯片中，使用了越來越多的硬IP去提升FPGA芯片對外的數(shù)據(jù)傳輸帶寬以及存儲器帶寬。但是在邏輯陣列密度不斷快速提升的同時，外部通信和網(wǎng)絡(luò)帶寬的提升并不能完全滿足新興應(yīng)用的需求，所以FPGA內(nèi)部數(shù)據(jù)的交換越來越成為數(shù)據(jù)傳輸?shù)钠款i。

Achronix將此挑戰(zhàn)視為一個開發(fā)全新架構(gòu)的機會，以消除傳統(tǒng)FPGA的設(shè)計挑戰(zhàn)并提高系統(tǒng)性能。Achronix的解決方案是在傳統(tǒng)FPGA邏輯陣列布局和布線結(jié)構(gòu)之上，創(chuàng)新地使用了革命性的二維（2D）高速片上網(wǎng)絡(luò)（NoC）。Achronix不久前在業(yè)界率先推出了集成2D NoC的Speedster7t器件，這些創(chuàng)新帶來了FPGA設(shè)計、工程和應(yīng)用等方面的根本轉(zhuǎn)變。

2D NoC是Speedster7t FPGA芯片內(nèi)可編程邏輯陣列上面部署的覆蓋全域的高速縱與橫（行和列）數(shù)據(jù)通道，它們分別向FPGA可編程邏輯陣列的水平和垂直方向提供高速的傳輸通道。除了這些行和列之外，在NoC硬核的每一行和每一列的交叉位置還有發(fā)送點和NoC訪問的目標節(jié)點（NAP）。這些NAP充當NoC硬核位于可編程邏輯陣列資源之間傳輸?shù)钠瘘c或目的點。

在該FPGA器件的外圍，這個硬2D NoC連接到所有高速接口：包括多個400G以太網(wǎng)、PCIe Gen5、GDDR6和DDR4/5端口。這使得Achronix的Speedster7t成為了業(yè)界第一款可以商用的集成全域硬2D NoC的FPGA器件，以每通道512Gbps的速率和超過2Tbps的總帶寬來與所有系統(tǒng)接口和FPGA邏輯陣列互連。

這種新架構(gòu)使得Achronix的FPGA器件特別適用于高帶寬應(yīng)用，同時極大提高了設(shè)計人員的工作效率。由于2D NoC管理著從用FPGA邏輯陣列實現(xiàn)的數(shù)據(jù)加速器功能模塊到高速數(shù)據(jù)接口之間的所有交互功能，因此設(shè)計人員只需設(shè)計他們的數(shù)據(jù)加速器功能，然后將它們連接到NAP接口。與使用軟核2D NoC相比，通過硬核2D NoC做數(shù)據(jù)交互，設(shè)計人員可以受益于以下優(yōu)點：

• 降低邏輯資源占有率并提高FPGA的整體性能
• 增加帶寬
• 減少對存儲器的需求
• 更快的設(shè)計時間和更短的工具編譯時間

Achronix的FPGA中特有的創(chuàng)新的全域2D NoC硬核，對比用可編程邏輯資源來實現(xiàn)的軟核2D NoC的傳統(tǒng)方法，有諸多益處。在近期發(fā)表的白皮書《白皮書：Achronix在其先進FPGA中集成2D NoC以支持高帶寬設(shè)計（WP028）》中，詳盡介紹了全域2D NoC硬核的各種技術(shù)細節(jié)，并討論了硬核和軟核的兩種2D NoC的差異，并提供了一個設(shè)計示例，展示硬核與軟核2D NoC的對比結(jié)果，以及Achronix 的全域硬2D NoC是如何去提高性能、改善帶寬、減少面積并縮短設(shè)計時間和工具運行時間。

完整內(nèi)容，請閱讀《白皮書：Achronix在其先進FPGA中集成2D NoC以支持高帶寬設(shè)計（WP028）》。復(fù)制以下鏈接到瀏覽器，或者點擊“閱讀原文”即可下載該白皮書。如需進一步探討如何利用全域硬2D NoC來全面簡化和改善自