聽說，你測(cè)出的PA寬帶噪聲不對(duì)？

前陣子，被問到一個(gè)問題。就是板子上的功放的寬帶噪聲，測(cè)試出來的結(jié)果和器件指標(biāo)差別很大，差了10多dB，這是為什么？

說實(shí)話，我工作十多年，基本上沒測(cè)試過PA，本來呢，好像也沒啥發(fā)言權(quán)。

不過，理論永遠(yuǎn)是基礎(chǔ)，所以，我就從我的認(rèn)知出發(fā)，來判斷一下為啥PA測(cè)試出來的寬帶噪聲與器件指標(biāo)有差別。

想想一個(gè)PA，它也不是個(gè)與完全與外界隔離的，要工作，總歸是要與外部發(fā)生聯(lián)系的。所以，如果PA內(nèi)部沒有問題，比如說廠家的datasheet美化指標(biāo)了，那么問題肯定出在外部。

那都有哪些呢？拍拍腦袋，我可以想到以下5點(diǎn)。

首先，供電電源是需要的；

其次，輸入信號(hào)是需要的；

再者，功放芯片是需要以PCB為載體的；

再再者，可能還需要一些控制信號(hào)；

最后，如何進(jìn)行的測(cè)試也是要好好考量的。

首先，供電電源。

任何需要電源供電的器件，或多或少都會(huì)受電源的影響，也就是類似于LDO的PSSR指標(biāo)。

功放當(dāng)然也不例外，所以呢，可以試試改善一下電源的質(zhì)量。

其次，輸入信號(hào)的寬帶噪聲。

PA本聲的寬帶噪聲是一方面，但是你輸入信號(hào)的噪聲也不能太差是不是。

也就是說，你測(cè)試得到的PA的寬帶噪聲，其實(shí)是有兩部分組成的。

一部分呢，是PA本身的寬帶噪聲；另一部分呢，則來自于輸入信號(hào)的寬帶噪聲。

所以呢，PA的輸入信號(hào)的寬帶噪聲也要保證一下。

再者呢，PCB的設(shè)計(jì)。

PCB的設(shè)計(jì)也很關(guān)鍵啊。

講一個(gè)親身經(jīng)歷的例子，當(dāng)時(shí)在公司做一個(gè)預(yù)言項(xiàng)目。

因?yàn)槭穷A(yù)言項(xiàng)目，所以領(lǐng)導(dǎo)們就想預(yù)言盡可能多的東西。

其中一個(gè)，就是數(shù)字板和硬件板的合板。

最好討論來討論去，最后的PCB是這樣布置的。

就是數(shù)字和射頻單點(diǎn)接地，什么意思呢？

就是板子一分為二，左邊放數(shù)字，右邊放射頻，在中間部分的每一層留一段同樣寬度的銅連接。

然后我就慘了。

因?yàn)榘遄踊貋砗?，低頻段的靈敏度差的不是一米。

把輸入端往頻譜儀上一接，一個(gè)大大的下坡出現(xiàn)了。

也就是說，低頻端的底噪很差。

這可苦了我嘍。想找問題，就要把射頻和外界的聯(lián)系都斷開。

但是FPGA給射頻這邊有好多控制線。

只好手工把控制線連接到高電平或者低電平。

不幸中的萬幸，當(dāng)時(shí)在控制線上都留了電阻。

當(dāng)板子上布滿細(xì)線后，我再上電一測(cè)，靈敏度OK了。

所以嘍，不對(duì)的割地，會(huì)帶來整板底噪的抬高。

因此，還要看看PCB的參考屏幕上有沒有slot等，造成臟信號(hào)的回流亂竄，造成底噪的抬高。

再再者呢，控制信號(hào)。

最好的排查方法，當(dāng)然就是嘗試把控制信號(hào)和源端斷開，然后再對(duì)比測(cè)試。

最后呢，就是測(cè)試的環(huán)境要保證OK

因?yàn)轭l譜儀本身也是個(gè)接收機(jī)，性能也是有極限的。

所以呢，要保證所測(cè)試的信號(hào)在頻譜儀的動(dòng)態(tài)范圍內(nèi)。

這個(gè)動(dòng)態(tài)范圍又分兩個(gè)部分。

一呢，PA的寬帶噪聲的幅度是不是在頻譜儀的靈敏度附近了。這個(gè)呢，也好判斷，你在PA的輸出端再加個(gè)衰減器，比如6dB，看看頻譜儀的讀數(shù)是不是也下降6dB。

二呢，你得把PA的有用信號(hào)給濾除掉，要不大小信號(hào)一起上，那不是挑戰(zhàn)頻譜儀的選擇性么，何必呢？

不過呢，濾波器一般都是反射式的濾波器，所以如果反射信號(hào)直接到PA的輸出端的話，也不好，特別是大功率功放，說不定會(huì)壞。

我能想到的，是要加個(gè)環(huán)行器。

以上是我的想法，歡迎功放射頻工程師們過來指正哈！