艾邁斯歐司朗與Quadric達(dá)成合作，攜智能圖像傳感器亮相CES展會(huì)

全球領(lǐng)先的光學(xué)解決方案供應(yīng)商艾邁斯歐司朗（瑞士證券交易所股票代碼：AMS）與端側(cè)AI機(jī)器學(xué)習(xí)處理器IP創(chuàng)新者Quadric宣布達(dá)成戰(zhàn)略合作，雙方將聯(lián)合開(kāi)發(fā)集成傳感模塊，結(jié)合艾邁斯歐司朗前沿的Mira系列可見(jiàn)光和紅外光CMOS傳感器與Quadric新型Chimera? GPNPU處理器。這些模塊實(shí)現(xiàn)超低功耗，雙方的融合將為可穿戴設(shè)備、機(jī)器人、工業(yè)及安防市場(chǎng)提供創(chuàng)新的智能傳感方案。合作產(chǎn)品已在2023年1月5日至8日拉斯維加斯CES展會(huì)首次亮相，并進(jìn)行現(xiàn)場(chǎng)演示。

Quadric Chimera?通用神經(jīng)網(wǎng)絡(luò)處理器（GPNPU）能夠在統(tǒng)一架構(gòu)中完成機(jī)器學(xué)習(xí)圖形處理與經(jīng)典數(shù)據(jù)并行C++算法，為基于邊緣的應(yīng)用帶來(lái)先進(jìn)的端側(cè)AI功能。Quadric的架構(gòu)提供了高效的機(jī)器學(xué)習(xí)（ML）推理性能，但不同于其他支持有限數(shù)量的機(jī)器學(xué)習(xí)圖形運(yùn)算符的神經(jīng)網(wǎng)絡(luò)加速器，Quadric的解決方案還具有通用控制與信號(hào)處理能力，從而將NPU加速器的理想屬性與數(shù)字信號(hào)處理器（DSP）相結(jié)合。Quadric GPNPU能夠同時(shí)運(yùn)行神經(jīng)網(wǎng)絡(luò)圖形與C++代碼，將其用于信號(hào)預(yù)處理及后處理，并且功耗顯著低于其他邊緣硅解決方案。

艾邁斯歐司朗Mira系列CMOS圖像傳感器專注于降低傳感器及系統(tǒng)功耗，同時(shí)盡量縮小產(chǎn)品尺寸，以實(shí)現(xiàn)分辨率效率最大化。Mira系列傳感器產(chǎn)品組合不斷擴(kuò)大并提供多種分辨率，以滿足需要高性能全局快門圖像傳感器的不同應(yīng)用需求。該系列現(xiàn)已發(fā)布多款產(chǎn)品，并且正在開(kāi)發(fā)更多分辨率或高或低的產(chǎn)品。

艾邁斯歐司朗副總裁兼CMOS圖像傳感器總經(jīng)理Joost Seijnaeve表示：“此次合作將艾邁斯歐司朗傳感器與Quadric處理集成為一個(gè)低功耗模塊，為智能視覺(jué)傳感部署開(kāi)辟了廣闊的全新可能。原始設(shè)備制造商（OEM）不再需要5W邊緣硅片或15W板級(jí)計(jì)算解決方案以執(zhí)行智能傳感功能，其中包括人體姿勢(shì)、人臉識(shí)別、物體檢測(cè)、物體識(shí)別、場(chǎng)景分析等。如今，前沿智能視覺(jué)功能可嵌入單一集成傳感器及處理模塊，應(yīng)用于汽車、消費(fèi)、工業(yè)等領(lǐng)域的眾多創(chuàng)新產(chǎn)品中。”

Mira圖像傳感器與Quadric GPNPU相結(jié)合，將圖像采集與機(jī)器學(xué)習(xí)集成至一個(gè)低功耗模塊。根據(jù)Quadric的模擬運(yùn)行，該產(chǎn)品僅需數(shù)百毫瓦即可完成目前需要5W或10WGPU卡的工作任務(wù)。Mira220及未來(lái)衍生產(chǎn)品的分辨率，結(jié)合Quadric計(jì)算范圍為1TOP至16TOP的可擴(kuò)展Chimera?處理器陣容，將能夠針對(duì)不同應(yīng)用提供多種組合。

Quadric首席執(zhí)行官Veer Kheterpal表示：“此次與艾邁斯歐司朗攜手合作，Quadric感到十分振奮。該產(chǎn)品使設(shè)備制造商以超低功耗開(kāi)發(fā)可完全編程的智能傳感設(shè)備，從而開(kāi)啟機(jī)器學(xué)習(xí)在邊緣設(shè)備中的新格局。”

艾邁斯歐司朗圖像傳感器在運(yùn)動(dòng)與手勢(shì)檢測(cè)中的應(yīng)用（圖片：艾邁斯歐司朗）