模擬混合驗(yàn)證官 | 談模擬混合信號(hào)設(shè)計(jì)驗(yàn)證？先從這個(gè)職位說起吧！

大家紛紛覺得金融最掙錢，互聯(lián)網(wǎng)碼農(nóng)薪水高，IC 設(shè)計(jì)已死…在這種輿論浪潮里面，我今天就要扒一扒 IC，而且扒的是 IC 中的模擬 IC，還是模擬 IC 里面的驗(yàn)證(dv-design verification)，當(dāng)然為了顯得高大上一些，我也把 mix signal 給拉了進(jìn)來，我這也是做好了那個(gè)什么不怕開水燙的準(zhǔn)備。

先上概念，什么是模擬／混合信號(hào)設(shè)計(jì)驗(yàn)證（analog／mix－signaldesign verification）？說的高大上點(diǎn)，就是在項(xiàng)目最開始階段工程師就對(duì) spec 負(fù)責(zé)，利用 top－down 的思路，建立模型，建立 testbench，盡可能的實(shí)現(xiàn)各種 check 自動(dòng)化，來對(duì)芯片進(jìn)行驗(yàn)證的一個(gè)工種。用人話解釋，很多人能一耳朵聽進(jìn)去的，就是一個(gè)跑仿真的。有人會(huì)問，那和目前的 analog／mix signal design 有啥差別呢？

第一，目前很多 analog 都是 bottom up 的設(shè)計(jì)思路，dv 呢，是 top down，是對(duì)系統(tǒng)和應(yīng)用負(fù)責(zé)的，里面可以是一個(gè)黑盒子，可以是自己預(yù)先建立的模型（聽起來類似于 test 哈？也對(duì)，test 是拿到具體芯片來測試的，dv 是流片之前來測試的）；

第二，覆蓋全／自動(dòng)化，盡量將 checker 寫的完善，盡量將 test bench 建立全面，然后打包起來，自動(dòng)化起來，使得在大規(guī)模的 pvt（工藝電壓溫度）變化的時(shí)候，能快速準(zhǔn)確的拿到結(jié)果；使得在 design 在 update design 的時(shí)候，能夠快速準(zhǔn)確的拿到結(jié)果。

什么自動(dòng)化？工具不是天天在幫助人自動(dòng)化么？Cadence 的 AE 不是經(jīng)常來 support 么？是啊，但是你老板樂意經(jīng)常讓 Cadence 看我們的 database 么？你自己樂意有個(gè)啥問題還得變著花樣打包一下，再送出去給 Cadence 么？（哎呀呀，我真的沒有收 Cadence 的廣告費(fèi)哈，我沒有收任何一家 EDA 的廣告費(fèi)，我只是覺得它確實(shí)是用的多啊~~）如果不太樂意，就找 dv 哈。雖然兵乓球員中打羽毛球最好的，羽毛球員中打乒乓球最好的，這句話不好聽，可是 dv 目前就是類似于這種工作，懂 design 但是不需要有 design 那么多，懂 code 懂工具但是沒有 EDA 那么多，沒事，交叉型人才嘛，才能更好的發(fā)揮作用。不管你是否聽明白了，反正就是解釋到這里了。

好了，馬上有人提問了，看著這和 design 差別不是那么大哈，而且有技術(shù)含量么？回答：是啊，目前差別不大，但是這是以后分工越來越細(xì)的趨勢。有技術(shù)含量么，我問 layout 有技術(shù)含量不，test 有技術(shù)含量不？你認(rèn)為有的話，這個(gè)也有。你要是認(rèn)為沒有，也可以認(rèn)為這個(gè)沒有把。（我就是一個(gè)應(yīng)試教育出身的人，可是我越發(fā)喜歡發(fā) 散性／自由性答案，呵呵…）   

一個(gè)公司設(shè)立這個(gè)職位到底有沒有必要？讓我們先回顧一下歷史：
先說有跨時(shí)代意義的事情吧，雖然和 IC 看著關(guān)聯(lián)不大，但是這是全世界的福音：福特汽車流水生產(chǎn)線的發(fā)明。一開始的時(shí)候，福特汽車的生產(chǎn)效率極低， 后來進(jìn)行了歷史性的創(chuàng)新和改革 --1913 年發(fā)展了流水線，生產(chǎn)效率一下子提高很多。當(dāng)時(shí)也遭到很多人的反對(duì)：有經(jīng)驗(yàn)的人反對(duì)，因?yàn)檫@體現(xiàn)不出來他們經(jīng)驗(yàn)的重要性了；沒有經(jīng)驗(yàn)的人也反對(duì)，因?yàn)樗麄冇X得失去了機(jī)會(huì)，最重要的是生產(chǎn)線把人當(dāng)成螺絲釘一樣，一下子減少了很多發(fā)揮人類主動(dòng)性的地方。事情后來怎么樣呢？金錢雖然是萬惡了，但是也絕對(duì)是驅(qū)動(dòng)人類生產(chǎn)力提高的好東西：1914 年給工人大規(guī)模增長工資，好了，o 了，這就堵住了所有人的嘴巴。后來也一直沿用這種方式，所以現(xiàn)在汽車才可以大范圍普及，走進(jìn)千家萬戶，不再是有錢人顯擺的物件兒。

拽回來，咱們再來看看高大上的計(jì)算機(jī)行業(yè)。以前計(jì)算機(jī)賣整機(jī)，后來變成了用戶可以按照自己喜好組裝各個(gè)零件（當(dāng)然這也催生了中關(guān)村一些老手們高價(jià)騙人的事情）；靈 活性提高了，但是還是不能滿足一些人或一些應(yīng)用場合的要求?，F(xiàn)在活躍在國內(nèi)好多廠商做不同芯片的整體方案，例如通信芯片，Audio，電源芯片等等，客戶根據(jù)自己需要買點(diǎn)零件就能組裝成小孩玩具，穿戴手環(huán)等（作為娃媽的我，花了 158 塊大洋，買了一個(gè)火火兔，其實(shí)就是一個(gè) mp3，我感覺那火火兔真是暴利?。?那么芯片內(nèi)部呢？以前一些 IP/ 協(xié)議要自己開發(fā)代碼，自己搭建模塊，現(xiàn)在可以去 Synopsys 和 Cadence 以及一些小企業(yè)（例如望京就開了一家，好吧，我承認(rèn)這是我剛剛好撞上從而知道的公司）去買 IP。為啥？快啊，省成本啊，術(shù)業(yè)有專攻，這就是類似于把不同的人定義在流水線的不同位置。以前數(shù)字設(shè)計(jì)，后來數(shù)字有了 digital dv。以前模擬設(shè)計(jì)，現(xiàn)在一些公司有了模擬 dv，混合信號(hào)呢？更需要 dv。

自打我開始工作，就聽到過黑人老外說他經(jīng)常看到各個(gè)小的 sub system 工作的挺好的，結(jié)果流片回來，大的 top 動(dòng)都不動(dòng)。 很多公司說，??？再養(yǎng)這樣子一個(gè)人，公司沒有預(yù)算……芯片流片回來，debug 的時(shí)間和人力不是成本？再一次流片不是時(shí)間和成本？能夠在流片前找 dv 專員測 試下看看有沒有 bug，不是件好事？好了，有些人說想讓芯片沒有 bug 很難，尤其是 model 不準(zhǔn)確的模擬和射頻。那也行，加了 dv，至少能縮短研發(fā)周期，為什么呢？項(xiàng)目拿到 spec 之后，design 的 TB bottom up 走，dv 的 TB top down 走，底層設(shè)計(jì)好了，直接套 top dv 的 TB，兩者結(jié)合，并行工作，肯定比串行要快的。

還有一種情況，就是培養(yǎng)一個(gè)優(yōu)秀的模擬工程師，需要很長時(shí)間，那么對(duì)于一些不太頂尖的模擬工程師，如果有 dv 專門給他的設(shè)計(jì)做 check，也可以減少他們的不自信，和 top 應(yīng)用時(shí)候的可信度。當(dāng)然，dv 工程師也需要培養(yǎng)，他們也可能會(huì)報(bào)出來的 bug 其實(shí)是 TB 搭的有問題，他們也可能需要在電路和 coding 的路上不斷錘煉；但是感覺上門檻沒有單純的模擬工程師那么高。另外，還有一些工程師，確實(shí)非常牛，但是如果一個(gè)超大的項(xiàng)目接到手里，還是有時(shí)候會(huì)覺得有壓力的，top 架構(gòu)，下面模塊，外圍應(yīng)用環(huán)境和寄生，等等。如果這個(gè)時(shí)候，有專門一個(gè) dv 的職位，就對(duì) spec 負(fù)責(zé)，那么 design lead 的壓力也會(huì)減小一些；模擬電路的規(guī)模也可以做的或許再大一些，就像數(shù)字越來越復(fù)雜。總之，思路縷順了，長期投入產(chǎn)出比是可以看出來的。

好了，各位老板們是不是覺得心思動(dòng)了、覺得也行哈？不動(dòng)也沒事，資本家永遠(yuǎn)追逐的是利益最大化嘛，好來設(shè)置這個(gè)崗位。哇塞，怎么很難招到人呢？ 好的，讓我來好人做到底。下面讓我來說服像我一樣的從設(shè)計(jì)轉(zhuǎn) DV 的小兵。

以前有 layout 職位么？我覺得最最最早模擬的時(shí)候，肯定 design 把 layout 的活給做了好吧，我研究生在實(shí)驗(yàn)室的時(shí)候，就是自己畫的 layout，為了趕流片，還搞了通宵，但是現(xiàn)在呢？幾乎每個(gè)公司，都設(shè)置了專門的 layout 職位，曾有一段 layout 缺人，開的薪水比 design 還高。為啥呢？因?yàn)槿思覍I(yè)畫 layout 的人，手被訓(xùn)練的畫的特別快了，熟能生巧絕對(duì)是管用的；而且他們干的多了知道哪些地方需要注意，有過什么陷阱，自然而然的繞過去之后，經(jīng)驗(yàn)就十足了，layout 也大牛輩出。

大家能接受 layout，能接受 test 職位，為何設(shè)置一個(gè) design verification 職位顯得目前難以接受呢？數(shù)字后端很多時(shí)候就是在用工具，模擬 layout 現(xiàn)在 component 本身就集成很多，畫起來輕松很多了。可能這就是一種情懷問題，抑或是新鮮事物出現(xiàn)總是需要一段接收和消化的過程。不少人覺得總是 design 是最最好的職位；曾經(jīng)聽說過有招聘 layout，給的“大餅”就是以后有機(jī)會(huì)可以轉(zhuǎn) design；而事情接下來發(fā)展的話，是確實(shí)有了機(jī)會(huì)可以轉(zhuǎn) design，也轉(zhuǎn)了 design，但是其轉(zhuǎn)折難度和跨度，已經(jīng)不是一個(gè)三四十歲了，生活在北上廣大城市，還的考慮一家老小的人所能夠跨越的鴻溝了，最后也不了了之了。很簡答：在 layout 職位積累了好多經(jīng)驗(yàn)，也不少公司能夠開出來足夠吸引人的薪水，何苦要從 design 的小兵當(dāng)起來呢？情懷的東西，可能是以前年代的“學(xué)好數(shù)理化，走遍天下都不怕”，以至于一些學(xué)習(xí)不好數(shù)理化、走了文科路線的人，可能內(nèi)心有一股隱隱約約的自卑，但是誰又能證明這句話是對(duì)的呢？那種學(xué)習(xí)好了語言，跑著全球談生意，顧著一群數(shù)理化很好的人在呵呵笑；那些溝通能力強(qiáng)，得維護(hù)客戶關(guān)系，很會(huì)銷售技能的人也在呵呵笑。所以情懷和接受程度，可能某些時(shí)候代表了當(dāng)下的觀點(diǎn)，但是未來這種觀點(diǎn)有多大的正確性還有待考究。

與非網(wǎng)原創(chuàng)內(nèi)容，不經(jīng)允許，不得轉(zhuǎn)載！